[VHDL编程] EDA_tel_counter

说明：在EDA教学试验箱上（忘了学校的试验箱型号了）实现电话计费器功能-EDA teaching in the chamber to achieve telephone billing function
<lian> 在 2025-01-20 上传 | 大小：52kb | 下载：0

[VHDL编程] cronometro

说明：This the program of a timer with a accuracy of ms-This is the program of a timer with a accuracy of ms
<Sergio> 在 2025-01-20 上传 | 大小：1.47mb | 下载：0

[VHDL编程] filtru_fi

说明：This is a filter fir implemeted in vhdl, i hope it will work :)
<om> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] uart

说明：This Verilog file is a desription of an UART, which is a piece of computer hardware that translates data between parallel and serial forms.
<Balazs Jozsa> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] cam

说明：This Verilog desription shows an example for a Content Adressable Memory (CAM)
<balloo> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] syn_fifo

说明：A Verilog descr iption of a synchronous FIFO memory circuit
<balloo> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] aFifo

说明：This an implementation of an Asynchronous FIFO written in Verilog 2001.-This is an implementation of an Asynchronous FIFO written in Verilog 2001.
<balloo> 在 2025-01-20 上传 | 大小：2kb | 下载：0

[VHDL编程] divide_by_3

说明：This module divides the input clock frequency by 3.
<balloo> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] I2C_receiver

说明：自己写的一个i2c slave的模块，verilog，已经通过验证，可以写可以读，希望对大家有用-To write a i2c slave module, verilog, has been validated, you can write can be read, in the hope that useful
<lj> 在 2025-01-20 上传 | 大小：2kb | 下载：0

[VHDL编程] asynchronoussignal

说明：描述跨时钟域分析,分析和解决异步时钟同步设计问题.-Descr iption of cross-clock domain analysis, analyze and solve design problems in asynchronous clock synchronization.
<张然峰> 在 2025-01-20 上传 | 大小：467kb | 下载：0

[VHDL编程] cymometer

说明：数字频率计的源码 最大测量频率达到30MHz-Digital frequency meter measuring frequency of the source code to achieve the maximum 30MHz
<王继超> 在 2025-01-20 上传 | 大小：169kb | 下载：0

[VHDL编程] gh_vhdl_lib_3_47

说明：Opencores的VHDL元件库3.47版-The VHDL component library Opencores version 3.47
<贺明辉> 在 2025-01-20 上传 | 大小：752kb | 下载：0