资源列表
[VHDL编程] RS232_project
说明:串口通讯 rs232 verilog程序,一次接受传送8bits-rs232 verilog project,reciver or trancimiter 8 bits onece<王翰林> 在 2025-01-31 上传 | 大小:2kb | 下载:0
[VHDL编程] ModelSimweisijiaocheng
说明:modelsim 使用流程,一个记数仿真器详细设计步骤, FORCE和RUN两个命令解释,TestBench的一个例子。-modelsim using the process, a detailed design of the emulator counting steps, FORCE, and RUN 2 command interpreter, TestBench an example.<cq> 在 2025-01-31 上传 | 大小:1.94mb | 下载:0
[VHDL编程] vhdlprograms
说明:uploaded files include vhdl for basic gates.<Rony> 在 2025-01-31 上传 | 大小:3kb | 下载:0
[VHDL编程] fpga_debounce_filter
说明:fpga debounce filter code in vhdl<lyle> 在 2025-01-31 上传 | 大小:39kb | 下载:0
[VHDL编程] stopwatchVHDL
说明:Stopwatch program in VHDL using Xilinx.<dhiraj> 在 2025-01-31 上传 | 大小:179kb | 下载:0
[VHDL编程] DECODER4_8
说明:4:8 decoder program in VHDL using XiIlinx tool<dhiraj> 在 2025-01-31 上传 | 大小:164kb | 下载:0