[VHDL编程] float_mul_verilog

说明：浮点乘法verilog代码，浮点格式遵循 IEEE754 标准。-Float Point Multiply , im verilog
<gongwen> 在 2025-04-08 上传 | 大小：2kb | 下载：1

[VHDL编程] rd_utilities

说明：verilog utilities such as buffers, invertersm and gates, etc
<mark> 在 2025-04-08 上传 | 大小：2kb | 下载：0

[VHDL编程] RD_util2

说明：verilog utilities such as and, xor, xnor etc
<mark> 在 2025-04-08 上传 | 大小：2kb | 下载：0

[VHDL编程] DisplayLCD

说明：显示1602,将整数转化为BCD码 开发环境是Quartus II7.2-LCD1602 display develop software is Quartus II7.2
<LiXiuRong> 在 2025-04-08 上传 | 大小：452kb | 下载：0

[VHDL编程] gold_code

说明：Gold code project with VHDL files
<Vas> 在 2025-04-08 上传 | 大小：1.46mb | 下载：0

[VHDL编程] fifo

说明：这个是我自己写的同步fifo ,供大家参考学习-this the syn-fifo,including testbench
<白桦> 在 2025-04-08 上传 | 大小：47kb | 下载：0

[VHDL编程] kechengsheji

说明：基于VHDL语言的一款功能很好的整点报时计时系统。-VHDL language features based on a very good time the whole point timekeeping system.
<ximei> 在 2025-04-08 上传 | 大小：8kb | 下载：0

[VHDL编程] ZCYL

说明：组成原理课设，设计一个计算N的平方和的微型机，N小于等于8-Composition principle lesson set, design a calculation of the square of N and the microcomputer, N less than or equal 8
<李娜> 在 2025-04-08 上传 | 大小：1.23mb | 下载：0

[VHDL编程] SystemVerilog_For_Design_Springer_2nd_Ed_2006

说明：SystemVerilog For Design (Springer-2nd_Ed-2006)-SystemVerilog For Design (Springer-2nd_Ed-2006)
<aj000> 在 2025-04-08 上传 | 大小：2.25mb | 下载：0

[VHDL编程] VerilogDataOfChinese

说明：Verilog语言练习与讲解中文资料,值得学习和收藏。-VerilogDataOfChinese
<LaoY> 在 2025-04-08 上传 | 大小：259kb | 下载：0

[VHDL编程] 15AlteraIP

说明：15个Altera的IP核，123456789101112131415-15AlteraIP
<LaoY> 在 2025-04-08 上传 | 大小：46kb | 下载：0

[VHDL编程] myAlteraLib

说明：myAltera的PCBLib库，包括Cyclone系列,Stratix系列，-myAlteraLib
<LaoY> 在 2025-04-08 上传 | 大小：408kb | 下载：0