资源列表
[VHDL编程] DE2_70_LTM_CCD
说明:A design on a DE270 FPGA with the use of CCD: a camera DC2 and a TRDB LTM after reading from the SRAM.<Mouna> 在 2025-01-31 上传 | 大小:3.67mb | 下载:0
[VHDL编程] TRDB_DC2_UserGuide_061017
说明:A DC2 User guide, shows the pin assignment of the camera DC2 used with the DE270 Board.<Mouna> 在 2025-01-31 上传 | 大小:2.59mb | 下载:0
[VHDL编程] SRAM_Controller
说明:A file showing a SRAM controller with a component that could make some image treatment<Mouna> 在 2025-01-31 上传 | 大小:3kb | 下载:0
[VHDL编程] bluespec-h264_latest.tar
说明:h264 vhdl/verilog implementation on FPGA platform<ravi> 在 2025-01-31 上传 | 大小:16.07mb | 下载:0
[VHDL编程] VHDL_2008_-_Just_the_New_Stuff
说明:VHDL 2008 The new stuff. A guide reference in VHDL<henrydcl> 在 2025-01-31 上传 | 大小:783kb | 下载:0
[VHDL编程] decode_display
说明:基于FPGA的动态数码管驱动程序,用verilog HDL语言实现。-FPGA-based digital control of dynamic drivers, using verilog HDL language.<李哲> 在 2025-01-31 上传 | 大小:1kb | 下载:0
[VHDL编程] ds28ea_src
说明:xilinx fpga 实现温度传感器ds28ea00的控制接口-xilinx fpga implementation of the control interface temperature sensor ds28ea00<张斌> 在 2025-01-31 上传 | 大小:28kb | 下载:0
[VHDL编程] trunk-hdlc
说明:高级链路层协议的实现,vhdl,fpga-- 8 bit parallel backend interface - use external RX and TX clocks - Start and end of fr a me pattern generation - Start and end of fr a me pattern checking - Idle pattern generation and<> 在 2025-01-31 上传 | 大小:184kb | 下载:0