[VHDL编程] myAlteraLib

说明：myAltera的PCBLib库，包括Cyclone系列,Stratix系列，-myAlteraLib
<LaoY> 在 2025-01-31 上传 | 大小：408kb | 下载：0

[VHDL编程] MASHENGvirlogTutorial

说明：麻省理工大学的virlog教程，强烈推荐！-MASHENGvirlogTutorial
<LaoY> 在 2025-01-31 上传 | 大小：1.5mb | 下载：0

[VHDL编程] decorder

说明：FPGA驱动LED静态显示,VHDL实现的源码-FPGA-driven LED static display, VHDL source code to achieve
<刘新> 在 2025-01-31 上传 | 大小：5kb | 下载：0

[VHDL编程] waveform-generator-o-VHDL-program

说明：实现4种常见波形正弦、三角、锯齿、方波（A、B）的频率、幅度可控输出（方波 --A的占空比也是可控的），可以存储任意波形特征数据并能重现该波形，还可完成 --各种波形的线形叠加输出。 -Achieve the four kinds of common sine wave, triangle, sawtooth, square wave (A, B) the frequency and amplitude controlled
<刘新> 在 2025-01-31 上传 | 大小：10kb | 下载：0

[VHDL编程] Taxi-automatic-billing

说明：出租车自动计费系统的verilog程序代码-Taxi automated billing system verilog code
<刘新> 在 2025-01-31 上传 | 大小：879kb | 下载：0

[VHDL编程] baseband_verilog

说明：verilog实现的基带信号编码，整个系统分为六个模块，分别为：时钟模块,待发射模块,卷积模块,扩频模块,极性变换和内插模块,成型滤波器-verilog implementation baseband signal coding, the entire system is divided into six modules, namely: the clock module, to be launched modules, convolu
<刘新> 在 2025-01-31 上传 | 大小：26kb | 下载：0

[VHDL编程] hh

说明：ad1674的控制程序VHDL 利于初学者掌握AD新片的控制，实现了初始化，采集存储-AD1674 CONTROL VHDL
<wangyl> 在 2025-01-31 上传 | 大小：170kb | 下载：0

[VHDL编程] fpga

说明：fpga数字电子系统设计与开发 ISE I2C UART usb vga -ISE I2C UART usb vga
<xiong> 在 2025-01-31 上传 | 大小：1.49mb | 下载：0

[VHDL编程] VHDL_for_clock

说明：基于VHDL语言的数字钟设计，附有完整的程序代码，并有仿真结果。-VHDL-based digital clock design, with a complete code, and have the simulation results.
<zpqmal> 在 2025-01-31 上传 | 大小：50kb | 下载：0

[VHDL编程] B_PON_OLT_VHDL

说明：ATM-PON(Passive Optical Network) OLT vdhl proj.file
<mr.jeon> 在 2025-01-31 上传 | 大小：15.39mb | 下载：0

[VHDL编程] B_PON_ONU_VHDL

说明：ATM-PON ONU vhdl proj. file good luck
<mr.jeon> 在 2025-01-31 上传 | 大小：6.02mb | 下载：0

[VHDL编程] UART

说明：是使用ISE实现UART通信功能，可以提高你的FPGA能力。-Is to use the ISE implementation UART communication can improve the ability of your FPGA.
<dengfeng> 在 2025-01-31 上传 | 大小：18kb | 下载：0