资源列表
[VHDL编程] fifo_32_4321
说明:用verilog写的输出数据宽度可变的FIFO,输入数据为32-bit,输出数据可以配置为4-1任意bit。有设计文件和testbench-Use verilog to write a variable width of the output data FIFO, input data for the 32-bit, output data can be configured as 4-1 arbitrary bit. There ar<keven> 在 2025-01-31 上传 | 大小:5kb | 下载:0
[VHDL编程] edacounter
说明:用VHDL语言编写的计数器,在板子上运行成功,可以循环计数,加减计数,先置数后计数等-Counter with the VHDL language, in the board to run successfully, you can cycle counting, addition and subtraction counting, numbers, counting the first home<fana> 在 2025-01-31 上传 | 大小:1.02mb | 下载:0
[VHDL编程] modelsim_6.3f_6.4b_6.5_crck
说明:目前这个生成的key在modelsim se 6.3f 6.4b 6.5测试没问题。因为这几个版本是我逐步升级的,应该说从6.3f~6.5的都可以用。测试环境为windows xp sp3. vista没有测试。按理说是一样的。使用过程中遇到的一些问题的解决办法关于key里面生成中文字符的情况产生原因是,windows当前用户名和主机名是中文,修改之后重新生成一次。在安装的时候要设置环境变量LM_LICENSE_FILE,指向lince<yanghong> 在 2025-01-31 上传 | 大小:301kb | 下载:0
[VHDL编程] altera_avalon_i2c_V90
说明:I2C IP for Quartus V9.0, can used in SOPC builder.<homeuser> 在 2025-01-31 上传 | 大小:12kb | 下载:0
[VHDL编程] altera_avalon_i2c_V91
说明:I2C IP for Quartus V9.0 sp1, can used in SOPC builder.-I2C IP for Quartus V9.0, can used in SOPC builder.<homeuser> 在 2025-01-31 上传 | 大小:12kb | 下载:0
[VHDL编程] oc_i2c_master_top_v92
说明:I2C IP for Quartus V9.0 sp2, can used in SOPC builder.<homeuser> 在 2025-01-31 上传 | 大小:3kb | 下载:0
[VHDL编程] oc_i2c_master_v92
说明:I2C IP for Quartus V9.0 sp2, can used in SOPC builder.<homeuser> 在 2025-01-31 上传 | 大小:1kb | 下载:0
[VHDL编程] oc_i2c_master_byte_ctrl_v92
说明:I2C IP for Quartus V9.0 sp2, can used in SOPC builder.<homeuser> 在 2025-01-31 上传 | 大小:3kb | 下载:0
[VHDL编程] oc_i2c_master_bit_ctrl_v92
说明:I2C IP for Quartus V9.0 sp2, can used in SOPC builder.<homeuser> 在 2025-01-31 上传 | 大小:4kb | 下载:0