[VHDL编程] cbl-documentation

说明：COMMON BOOLEAN LOGIC DOCUMENTATION
<sree> 在 2024-11-19 上传 | 大小：1.53mb | 下载：0

[VHDL编程] binary-squarer

说明：BINARARY SQURING CIRCUIT DOCUMENTATION
<sree> 在 2024-11-19 上传 | 大小：1.17mb | 下载：0

[VHDL编程] CRC-DOCUMENTATION

说明：CYCLIC REDUNDACY CHECK DOCUMENTATION
<sree> 在 2024-11-19 上传 | 大小：1.12mb | 下载：0

[VHDL编程] brent_kung_add

说明：BRENT KUNG ADDER CODE
<sree> 在 2024-11-19 上传 | 大小：1.1mb | 下载：0

[VHDL编程] Adder-Designs-using-Reversible-Logic-Gates

说明：REVERSIBLE LOGIC BASED ADDERS DOCUMENTATION
<sree> 在 2024-11-19 上传 | 大小：498kb | 下载：0

[VHDL编程] FPGA_phase-shift

说明：本文介绍基于FPGA和DDFS技术，应用Altera公司的FPGA开发工具DSP Builder设计数字移相信号发生器，该数字移相信号发生器的频率、相位、幅度均可预置，分辨率高，精确可调。-This paper introduces FPGA and DDFS technology based on FPGA development tools DSP Builder design of digital phase shift sign
<周能斌> 在 2024-11-19 上传 | 大小：483kb | 下载：0

[VHDL编程] cpld

说明：使用cpld完成多个串口切换通信，能够完成快速通信，已经完成验证-Using CPLD to complete multiple serial communication
<zhang> 在 2024-11-19 上传 | 大小：218kb | 下载：0

[VHDL编程] XuLie

说明：序列检测机，可检测8位数字序列，米勒型状态机-Sequence detector can detect 8-digit sequence, Miller-type state machine
<赵嘉楠> 在 2024-11-19 上传 | 大小：2.98mb | 下载：0

[VHDL编程] piccolo

说明：piccolo 密码算法的Verilog实现-piccolo algorithm
<朴巍> 在 2024-11-19 上传 | 大小：2kb | 下载：0

[VHDL编程] mux21

说明：二选一选择器的Verilog的实现。二输入，一片选段。-realization of mux21
<朴巍> 在 2024-11-19 上传 | 大小：28kb | 下载：0

[VHDL编程] mux31

说明：三选一选择器的Verilog实现。三个输入端，一个片选端。-realization of mux31 using verilog.
<朴巍> 在 2024-11-19 上传 | 大小：30kb | 下载：0

[VHDL编程] seller_moore

说明：用Verilog实现十六进制计数器。内含有整个完整工程。包括tb文件。-realiaztion of timer16 using verilog
<朴巍> 在 2024-11-19 上传 | 大小：41kb | 下载：0