[VHDL编程] module-car

说明：this program describes the state machine function by verilog code
<Sureetha> 在 2024-11-19 上传 | 大小：11kb | 下载：0

[VHDL编程] ARM-LED

说明：this code gives the function of ARM processor
<Sureetha> 在 2024-11-19 上传 | 大小：10kb | 下载：0

[VHDL编程] ARM7SEG

说明：this code gives the ARM processor function in 7segment
<Sureetha> 在 2024-11-19 上传 | 大小：10kb | 下载：0

[VHDL编程] Proteus-lcd

说明：This gives the function of proteus
<Sureetha> 在 2024-11-19 上传 | 大小：11kb | 下载：0

[VHDL编程] State-Machine

说明：This gives the function of state machine
<Sureetha> 在 2024-11-19 上传 | 大小：11kb | 下载：0

[VHDL编程] scsa

说明：Speculative variable latency adders have attracted strong interest thanks to their capability to reduce average delay compared to traditional architectures. This proposes a novel variable latency speculative adder based
<preethi/charu> 在 2024-11-19 上传 | 大小：2kb | 下载：0

[VHDL编程] Han-carlson.ppt

说明：Abstract—Variable latency adders have been recently proposed in literature. A variable latency adder employs speculation: the exact arithmetic function is replaced with an approximated one that is faster and gives the co
<preethi/charu> 在 2024-11-19 上传 | 大小：42kb | 下载：0

[VHDL编程] mux

说明：This file is about mux in ISE by VHDL language.
<najme> 在 2024-11-19 上传 | 大小：9kb | 下载：0

[VHDL编程] shizhong

说明：VHDL设计带报警的59分钟定时器，系统以秒速度递增至59分钟后,启动报警1秒钟,置位后又以秒速度递减至零并报警1秒钟。-VHDL design with alarm 59 minutes timer
<王一> 在 2024-11-19 上传 | 大小：14kb | 下载：0

[VHDL编程] ALU-Design

说明：8 bit alu design features: optimized design inclusive of multiplier
<Ashutosh> 在 2024-11-19 上传 | 大小：1019kb | 下载：0

[VHDL编程] float_point_divide.tar

说明：this project divide two floating point number.
<ali> 在 2024-11-19 上传 | 大小：182kb | 下载：0

[VHDL编程] VHDL_4bit_magnde_compar_code_dataflow

说明：this is a source code for a 4 bit magnitude comparator using dataflow technique a 4 bit magnitude comparator logic circuit.-this is a source code for a 4 bit magnitude comparator using dataflow technique a 4 bit magnitu
<KENNETH JAJA> 在 2024-11-19 上传 | 大小：1kb | 下载：0