[VHDL编程] key

说明：基于FPGA的数字密码锁，采用FPGA 2C5作为主控制器-FPGA-based digital lock, using FPGA 2C5 as the primary controller
<555> 在 2025-03-03 上传 | 大小：84kb | 下载：0

[VHDL编程] EmbDKnowledgeSeriesWebinar

说明：Tektronix FPGA Debugging - A discussion of the challenges in debugging FPGA designs and how those challenges can be addressed in the overall FPGA design flow.-Tektronix FPGA Debugging- A discussion of the challenges
<DG> 在 2025-03-03 上传 | 大小：1.24mb | 下载：0

[VHDL编程] spimaster_latest.tar

说明：经过验证的LCD控制器的代码，含testbench和说明文档-Proven LCD controller code, including testbench and documentation
<吴争争> 在 2025-03-03 上传 | 大小：2.44mb | 下载：0

[VHDL编程] UART1X

说明：code spimaster a de transmissor receptor
<rl2009> 在 2025-03-03 上传 | 大小：8kb | 下载：0

[VHDL编程] vhdl

说明：vhdl file u can use it
<kitti_kkc> 在 2025-03-03 上传 | 大小：1.94mb | 下载：0

[VHDL编程] watchdog

说明：看门狗定时器Verilog源码；用于MCU的辅助模块，定时特定的时间来做硬件复位，是用于避免固件跑死的一个机制。-Watchdog verilog source.
<郑佛少> 在 2025-03-03 上传 | 大小：4kb | 下载：0

[VHDL编程] keyboardcontroller

说明：键盘控制器VHDL代码 该控制器实时扫描矩阵键盘的行列，当用户有按键按下时，可以定位到对应的按键并产生一个中断信号-Keyboard controller entity -- -- The controller scans the columns, cols, by making a different column logic-0 -- therefor the inputs have to be pull-up
<郑佛少> 在 2025-03-03 上传 | 大小：7kb | 下载：0

[VHDL编程] VHDL_training

说明：VHDL语言入门教程 已简单实用的示例来介绍VHDL语言的语法和基本要点，通俗易懂，非常时候初学者。-Getting Started Tutorial VHDL language has been simple and practical example to introduce the VHDL language, syntax and the basic elements of user-friendly, very of
<郑佛少> 在 2025-03-03 上传 | 大小：1.5mb | 下载：0

[VHDL编程] calculator

说明：课设一个，又臭又长，是一个用verilog编写的计算器，对应革新科技的某个sopc开发平台，键盘会扫描，七段二极管会译码且是并行输出，上传的是整个工程，在该开发平台上基本正常，主程序段编写的较为幼稚，希望大家多多扔玉。注：主程序段预计做八位计算器，后来因为实验平台只有六个数码管无奈之下后两位没接，主程序中的ac有问题，在开发平台上没效果，压缩包里的图是主程序在quartus下的仿真图，开发环境是quartus，不知应选哪项。最后：初次上
<raven> 在 2025-03-03 上传 | 大小：10.31mb | 下载：1

[VHDL编程] div_8

说明：八位除法器 VHDL实现 八位除法器 VHDL实现-8-Bit divider 8-Bit divider 8-Bit divider
<郑书鑫> 在 2025-03-03 上传 | 大小：1kb | 下载：0

[VHDL编程] AdderE

说明：synplify中tcl语言应用，使用AdderE八位全加器为例，介绍一个设计针对不同器件综合-synplify in the tcl language application, use AdderE eight full-adder as an example, an integrated design for different devices
<Henry> 在 2025-03-03 上传 | 大小：1kb | 下载：0

[VHDL编程] synth_fft.tar

说明：this syntesizable fft 16 point code
<murali> 在 2025-03-03 上传 | 大小：20kb | 下载：0