资源列表
[VHDL编程] jiajianfaqi
说明:利用VHDL语言设计的两位加减法器,设计采用BLOCK并行设计可以同时进行加法与减法运算-VHDL language design using addition and subtraction of two instruments used, designed using BLOCK parallel design can be done concurrently addition and subtraction<庞潮> 在 2025-02-01 上传 | 大小:1kb | 下载:0
[VHDL编程] Verilogobouttelephone
说明:verilog的一个电话设计的源代码,初学者和设计着可以参考-a phone designed for verilog source code, can refer to the beginners and design<陈诺> 在 2025-02-01 上传 | 大小:1kb | 下载:0
[VHDL编程] PCI_testbench
说明:基于FPGA的PCI接口源代码及Testbench Verilog程序代码-PCI_verilog_with testbench.<suyufeng> 在 2025-02-01 上传 | 大小:916kb | 下载:1
[VHDL编程] an-102104-keybrd
说明:PS2 FPGA INTERFACE, for newbie programers<lordmorph> 在 2025-02-01 上传 | 大小:148kb | 下载:0