[VHDL编程] seri-para

说明：串行数据经过串并转换成4位并行数据输出，而后再经过并串转换成串行数据输出，输出与输入相同，只是有延时-After the serial data string and convert it into a 4-bit parallel data output, and then convert the string through and the serial data output, the output and input the s
<王宇> 在 2025-02-01 上传 | 大小：183kb | 下载：0

[VHDL编程] counter8

说明：VHDL 8bit counter 可以进行8bit 计算，有fast slow两种模式-VHDL 8bit counter can be 8bit value, there are two modes of fast slow
<wwwss> 在 2025-02-01 上传 | 大小：610kb | 下载：0

[VHDL编程] FSM2

说明：vhdl final state mashine 售货机-vhdl final state mashine vending machine
<wwwss> 在 2025-02-01 上传 | 大小：1.71mb | 下载：0

[VHDL编程] ecp233_1

说明：elliptic curve processor b-233, include test bench & test vector.
<tiger> 在 2025-02-01 上传 | 大小：89kb | 下载：0

[VHDL编程] bshift

说明：Barrel shifter VHDL code for Matlab
<Abhi> 在 2025-02-01 上传 | 大小：2kb | 下载：0

[VHDL编程] tests

说明：test circuit about VHDL 测试程序 可运行-test circuit about VHDL test program can be run
<wwwss> 在 2025-02-01 上传 | 大小：770kb | 下载：0

[VHDL编程] counterFastSlow

说明：完整vhdl计数器，多种功能。 stop/ en/ fast/ slow/-Complete vhdl counter, a variety of functions. stop/en/fast/slow /
<wwwss> 在 2025-02-01 上传 | 大小：1.21mb | 下载：0

[VHDL编程] vhd_SDH

说明：实现从连续传输的SDH字节流中找出帧头、提取F1字节，并按照64K速率分别串行输出F1码流及时钟，其中64K时钟要求基本均匀。文件包含报告文档-SDH transmission from a continuous stream of bytes to identify header, extract F1 bytes, respectively, in accordance with 64K-rate serial output bit
<ljk05> 在 2025-02-01 上传 | 大小：69kb | 下载：0

[VHDL编程] usb

说明：contains important information about usb
<usbfpga> 在 2025-02-01 上传 | 大小：416kb | 下载：0

[VHDL编程] WORKS

说明：Project of Adquisition Data, show in VGA and send to usb host
<lagartojj> 在 2025-02-01 上传 | 大小：9.46mb | 下载：0

[VHDL编程] Verilog-Hdl_Circuit_Design

说明：Verilog-Hdl Circuit Design 电路设计-Verilog-Hdl Circuit Design
<zhenglong> 在 2025-02-01 上传 | 大小：618kb | 下载：0

[VHDL编程] fpga2

说明：正在学习FPGA, 这些资料跟大家分享一下.-Are learning FPGA, such information to share with you.
<李> 在 2025-02-01 上传 | 大小：31kb | 下载：0