[VHDL编程] Principles_of_Verifiable_RTL_Design

说明：本书详细讲解了可验证的RTL级代码的原理，为编写RTL仿真测试程序提供了理论基础-This book gave a detailed RTL-level code verifiable principles for the preparation of RTL simulation test program provides a theoretical basis for
<neo> 在 2025-02-01 上传 | 大小：1.06mb | 下载：0

[VHDL编程] Writing_Testbenches_Functional_Verification_Of_Hdl

说明：本书作者为KLUWER，详细介绍了TESTBENCH程序的编写原理和技巧-The author of this book KLUWER, details the procedures for the preparation of TESTBENCH principles and techniques
<neo> 在 2025-02-01 上传 | 大小：3.92mb | 下载：0

[VHDL编程] risc8

说明：简单的RSIC8，实现简单的CPU功能，可以提供大家学习-Simple RSIC8, to achieve a simple CPU features, can provide them to learn from
<janking20> 在 2025-02-01 上传 | 大小：418kb | 下载：0

[VHDL编程] viterbi5

说明：implemented viterbi in vhdl
<woongs> 在 2025-02-01 上传 | 大小：7.05mb | 下载：0

[VHDL编程] UART

说明：UART FOR VHDL hoping that it can give you a hand.
<mariston> 在 2025-02-01 上传 | 大小：7kb | 下载：0

[VHDL编程] digitalpaobiao

说明：用Verilog HDL语言编写的数字跑表源程序，已经通过综合编译及仿真。-With the Verilog HDL source code written in digital stopwatch has been through a comprehensive compilation and simulation.
<匡匡> 在 2025-02-01 上传 | 大小：113kb | 下载：0

[VHDL编程] yiweiDCTbianhuan

说明：一维DCT变换的Verilog HDL源程序，在ISE中已经通过编译，可以参考里面的文档。-One-dimensional DCT transform Verilog HDL source code, in the ISE has been through the compilation, you can refer to inside the document.
<匡匡> 在 2025-02-01 上传 | 大小：412kb | 下载：0

[VHDL编程] RS232send

说明：用Word文档描述了RS-232模块的发送。-With the Word document describes the RS-232 module to send.
<匡匡> 在 2025-02-01 上传 | 大小：9kb | 下载：0

[VHDL编程] DDS

说明：分析了 中流水线结构及输入数据在其中移动的特点 提出了一种 流水线结构 给出了实现的方法并作了仿真 分析了对 电路性能的改进方案-DDS
<huangjin> 在 2025-02-01 上传 | 大小：104kb | 下载：0

[VHDL编程] AccelrateDesignPerformance

说明：FPGAs related material to accelerate design modules
<cesariokhurmi> 在 2025-02-01 上传 | 大小：124kb | 下载：0

[VHDL编程] WriteEfficientTestBenches

说明：TEST BENCHES FOR SIMULATION ARE VERY IMPORTANT FOR THE FINAL OUTCOME OF VERIFICATION DESIGN. WRITING EFFICIENT TEST BENCHES HELPS IN SIMULATING EFFICIENT DESIGNS
<TAAL> 在 2025-02-01 上传 | 大小：193kb | 下载：0

[VHDL编程] FIFO

说明：先入先出FIFO，用QUARTUS进行仿真-FIFO FIFO, the simulation with QUARTUS
<> 在 2025-02-01 上传 | 大小：355kb | 下载：0