[VHDL编程] alu

说明：verilog编写的alu模块-Verilog modules prepared by the ALU
<刘陆陆> 在 2024-11-08 上传 | 大小：1kb | 下载：0

[VHDL编程] vhdl程序集

说明：本人初学VHDL时编的比较系统的VHDL源程序 巨实用 -I am learning more systematic series of practical VHDL source Giant
<李健> 在 2024-11-08 上传 | 大小：13kb | 下载：0

[VHDL编程] 基于FPGA的直接数字合成器设计

说明：1、 利用FLEX10的片内RAM资源，根据DDS原理，设计产生正弦信号的各功能模块和顶层原理图； 2、 利用实验板上的TLC7259转换器，将1中得到的正弦信号，通过D/A转换，通过ME5534滤波后在示波器上观察； 3、 输出波形要求： 在输入时钟频率为16KHz时，输出正弦波分辨率达到1Hz； 在输入时钟频率为4MHz时，输出正弦波分辨率达到256Hz； 4、 通过RS232C通信，实现FPGA和PC机之间串行通信，从而实现用PC
<竺玲玲> 在 2024-11-08 上传 | 大小：21kb | 下载：0

[VHDL编程] hdb3 decoder

说明：我上期做的VHDL设计方案，用于在FPGA或CPLD中实现HDB3的编码-I do view on the VHDL design options for the CPLD or FPGA to achieve HDB3 code
<王薇> 在 2024-11-08 上传 | 大小：117kb | 下载：0

[VHDL编程] Key16

说明：4x4键盘模块。这个文件包括普通的键盘设计方案说明和相关的原程序。-4x4 keyboard module. The documents include ordinary keyboard design program descr iptions and procedures related to the original.
<波波> 在 2024-11-08 上传 | 大小：49kb | 下载：0

[VHDL编程] inface

说明：一种接口控制板的逻辑电路设计CPLD程序。-an interface to the control board CPLD logic circuit design process.
<欧阳锋> 在 2024-11-08 上传 | 大小：4kb | 下载：0

[VHDL编程] fen

说明：verilog，4、5分频器，5分频器占空比3：2-Verilog, 4,5 dividers, five dividers ratio of 3:2
<搞广鹤> 在 2024-11-08 上传 | 大小：150kb | 下载：0

[VHDL编程] pn_code

说明：系数为4的扰码生成器，并每四位扰码产生一个触发串并转换的触发信号，可用于4b/5b编码的触发信号。verilog程序，带test程序-coefficient of the four scrambler generator, and every four scrambler have triggered a string conversion and the trigger signal can be used to trigger 4b
<高广鹤> 在 2024-11-08 上传 | 大小：35kb | 下载：0

[VHDL编程] fpga加密设计方法

说明：FPGA加密的方法，对于那些需要加密自己的vhdl源代码的人来说，很有用-FPGA encryption methods for those who need to encrypt their VHDL source code in a way, very useful
<陶伟炯> 在 2024-11-08 上传 | 大小：183kb | 下载：0

[VHDL编程] file_verilog

说明：该文件用在CPLD上的，和C语言很接近，5位的计数器一个。-the documents on the CPLD, and the C language is close to that of the five counters one.
<罗国才> 在 2024-11-08 上传 | 大小：242kb | 下载：0

[VHDL编程] ad cvtor

说明：开发环境：maxplus2 a/d convortor-development environment : maxplus2 a/d convortor
<丁智罡> 在 2024-11-08 上传 | 大小：2kb | 下载：0

[VHDL编程] DISPLAY-vhdl

说明：vhdl描述的显示代码 maxplus2开发环境-VHDL descr iption of the display code development environment maxplus2
<丁智罡> 在 2024-11-08 上传 | 大小：1kb | 下载：0