[VHDL编程] vhdlfifo1

说明：fifo - source code for first in first out(fifo) using VHDL
<nagarjuna reddy> 在 2025-02-03 上传 | 大小：1.17mb | 下载：0

[VHDL编程] I2Csimulatedfiles

说明：i square c - vhdl program for i square c
<nagarjuna reddy> 在 2025-02-03 上传 | 大小：661kb | 下载：0

[VHDL编程] RSD

说明：RSD- rsd source code in vhdl
<nagarjuna reddy> 在 2025-02-03 上传 | 大小：311kb | 下载：0

[VHDL编程] uart

说明：uart - universal asynchronous receicer and transmitter source code using VHDL
<nagarjuna reddy> 在 2025-02-03 上传 | 大小：1.84mb | 下载：0

[VHDL编程] vhdlfifo

说明：fifo- source code for fifo using VHDL
<nagarjuna reddy> 在 2025-02-03 上传 | 大小：1.17mb | 下载：0

[VHDL编程] 2006103117543339132

说明：解锁工具手机上锁可以用些解锁适用CPU是6225的-Unlocked cell phone can unlock tool to unlock the application of some of the CPU is the 6225
<张大> 在 2025-02-03 上传 | 大小：652kb | 下载：0

[VHDL编程] angle

说明：verilog设计的求复角的源代码 通过仿真验证的-verilog design for phase
<yangyanwen> 在 2025-02-03 上传 | 大小：1kb | 下载：0

[VHDL编程] crc8

说明：8位crc的verilog设计 通过仿真综合验证并已应用在工程里面 -verilog of 8bit error checkout
<yangyanwen> 在 2025-02-03 上传 | 大小：1kb | 下载：0

[VHDL编程] DPLL

说明：全数字锁相环的verilog设计，已通过仿真验证能迅速锁定相位-Digital phase loop lock design with verilog
<yangyanwen> 在 2025-02-03 上传 | 大小：1kb | 下载：0

[VHDL编程] verilogDiv

说明：高精度的二进制触发电路的verilog 源代码 结果低10位二进制数为小数 -binary divider designed with verilog
<yangyanwen> 在 2025-02-03 上传 | 大小：2kb | 下载：0

[VHDL编程] sdram_controler

说明：SDRAM 读写控制器的 verilog 三星公司源代码-verilog design for SDRAM read and write
<yangyanwen> 在 2025-02-03 上传 | 大小：3kb | 下载：0

[VHDL编程] trafficled

说明：数字电路的交通灯设计，具有主道和旁道两个不同时间的控制处理，使用vhdl语言编译，附有完整的报告及代码，我没有对我的信息进行删除，是希望大家能够诚实的利用这个代码，提高自身本领。-Digital circuit design of a traffic light with a main road and bypass roads are two different time control processing, using vhdl
<xiaoyao9933> 在 2025-02-03 上传 | 大小：2.48mb | 下载：0