[VHDL编程] fsm

说明：有限状态机工作原理、设计方法、步骤等精要说明-Finite state machine working principle, design method, such as Essentials of steps to explain
<www> 在 2025-02-03 上传 | 大小：3.04mb | 下载：0

[VHDL编程] CORDIC_GeneralInfo

说明：CORDIC implementation
<gharib> 在 2025-02-03 上传 | 大小：118kb | 下载：0

[VHDL编程] HEX_DISPLAY

说明：Simple vhdl descr iption to show numbers on 7-segment s on Altera DE2 board.
<kvasir> 在 2025-02-03 上传 | 大小：303kb | 下载：0

[VHDL编程] Eng

说明：HDL Design, verification using HDL languidges
<romanp> 在 2025-02-03 上传 | 大小：15.82mb | 下载：0

[VHDL编程] register

说明：this a project that makes a shift register using VHDL and the Xilinx platform. -this is a project that makes a shift register using VHDL and the Xilinx platform.
<sami> 在 2025-02-03 上传 | 大小：850kb | 下载：0

[VHDL编程] add

说明：is a project that achieves a Full Add with VHDL on the platform XILINX
<sami> 在 2025-02-03 上传 | 大小：968kb | 下载：0

[VHDL编程] vhdl

说明：vhdl book for design
<raad> 在 2025-02-03 上传 | 大小：576kb | 下载：0

[VHDL编程] vhdl1

说明：about architecture of entity about vhdl design
<raad> 在 2025-02-03 上传 | 大小：628kb | 下载：0

[VHDL编程] vhdl2

说明：vhdl book to design
<raad> 在 2025-02-03 上传 | 大小：164kb | 下载：0

[VHDL编程] project_Giovanni_DAliesio

说明：code for accumulator multiplier
<maysaa> 在 2025-02-03 上传 | 大小：1.97mb | 下载：0

[VHDL编程] Clock_Full

说明：clock program on altera de2-70 board
<eyup> 在 2025-02-03 上传 | 大小：427kb | 下载：0

[VHDL编程] 4_bit_counter

说明：4 bit counter with vhdl code
<eyup> 在 2025-02-03 上传 | 大小：14kb | 下载：0