[VHDL编程] vhdl4

说明：VHDL Language Reference courses part4
<Kozinio> 在 2025-02-03 上传 | 大小：44kb | 下载：0

[VHDL编程] vhdl5

说明：VHDL Language Reference courses part5 last
<Kozinio> 在 2025-02-03 上传 | 大小：43kb | 下载：0

[VHDL编程] DigitalClockSystem

说明：Pulser generate pulse
<Ruth> 在 2025-02-03 上传 | 大小：6kb | 下载：0

[VHDL编程] DigitalEggTimer

说明：timeer for cooks with simulation
<Ruth> 在 2025-02-03 上传 | 大小：1kb | 下载：0

[VHDL编程] four_bit_full_adder_with_time_analysis

说明：four bit adder with time analysis and testbench
<ahmed> 在 2025-02-03 上传 | 大小：47kb | 下载：0

[VHDL编程] altera_up_avalon_sd_card_interface_91

说明：修改后的Altera大学计划IP Core，可用于QII9.1及9.1SP1-Revised Altera University Program IP Core, can be used for QII9.1 and 9.1SP1
<Royal Wang> 在 2025-02-03 上传 | 大小：312kb | 下载：0

[VHDL编程] LCD1602_Driver

说明：自己课设上写的基于Verilog的LCD1602驱动器，能自定义字符，16x2显示位均已引出，可以用于纯硬件的电子钟等显示-To write their own lessons based on the LCD1602-based Verilog driver can customize the character, 16x2 display spaces have led to, can be used for pure hardwa
<Royal Wang> 在 2025-02-03 上传 | 大小：2kb | 下载：0

[VHDL编程] fifoed_avalon_uart9.1_applicaton

说明：用于Altera Avalon总线的、具有FIFO缓冲的Uart数据串口IP核以及应用于Nios2的、真正可运行的、容易移植的C代码。-Fifoed avalon uart IP core and C code for the IP core.
<xmar> 在 2025-02-03 上传 | 大小：201kb | 下载：0

[VHDL编程] sqrt_LUT8

说明：Square root calculation: S=N^2+d using LUT-Square root calculation: S=N^2+d using LUT
<Alex Seghedin> 在 2025-02-03 上传 | 大小：3kb | 下载：0

[VHDL编程] fifobaseddprammemory

说明：This file if about DPram based fifo storage... wirte and read in both ports
<kumar> 在 2025-02-03 上传 | 大小：3kb | 下载：0

[VHDL编程] DP_RAM.v

说明：tis about dpram... if u have any quries fell free to ask -tis is about dpram... if u have any quries fell free to ask
<kumar> 在 2025-02-03 上传 | 大小：1kb | 下载：0

[VHDL编程] flowvhdl

说明：16 bit adder source code.
<midhunraj> 在 2025-02-03 上传 | 大小：125kb | 下载：0