文件名称:adder_16
下载
别用迅雷、360浏览器下载。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
介绍说明－－下载内容均来自于网络，请自行研究使用
实现16位加法器功能，使用Verilog语言编程，使用的是数据流形式
(系统自动生成,下载前可以参看下载内容)
下载文件列表
adder_16\full_adder_16.v
........\full_adder_16_tb.v
........\test.cr.mti
........\test.mpf
........\vsim.wlf
........\work\@add_full_@a@s@i@c\verilog.asm
........\....\..................\_primary.dat
........\....\..................\_primary.vhd
........\....\.....half_@a@s@i@c\verilog.asm
........\....\..................\_primary.dat
........\....\..................\_primary.vhd
........\....\full_adder_16\verilog.asm
........\....\.............\_primary.dat
........\....\.............\_primary.vhd
........\....\............._tb\verilog.asm
........\....\................\_primary.dat
........\....\................\_primary.vhd
........\....\_info
........\....\@add_full_@a@s@i@c
........\....\@add_half_@a@s@i@c
........\....\full_adder_16
........\....\full_adder_16_tb
........\work
adder_16
........\full_adder_16_tb.v
........\test.cr.mti
........\test.mpf
........\vsim.wlf
........\work\@add_full_@a@s@i@c\verilog.asm
........\....\..................\_primary.dat
........\....\..................\_primary.vhd
........\....\.....half_@a@s@i@c\verilog.asm
........\....\..................\_primary.dat
........\....\..................\_primary.vhd
........\....\full_adder_16\verilog.asm
........\....\.............\_primary.dat
........\....\.............\_primary.vhd
........\....\............._tb\verilog.asm
........\....\................\_primary.dat
........\....\................\_primary.vhd
........\....\_info
........\....\@add_full_@a@s@i@c
........\....\@add_half_@a@s@i@c
........\....\full_adder_16
........\....\full_adder_16_tb
........\work
adder_16