资源列表
[VHDL编程] AX_Clock_Dithering_AN
说明：Frequency fine tuning and clock dithering using ACTEL FPGA devices.<Feel> 在 2025-02-24 上传 | 大小：178kb | 下载：0
[VHDL编程] FlashDriver
说明：用VHDL实现NAND Flash 的I/O 读写操作-with VHDL programme realize NAND Flash I/O read & write<wuqixuan> 在 2025-02-24 上传 | 大小：19kb | 下载：0
[VHDL编程] LED-DISPLAY
说明：在DE2板上 （nios II）实现LED的年月日，时分秒的显示。-Achieving LED s year, month, day, hour, minute, seconds display in the DE2 board (nios II).<zhangxin> 在 2025-02-24 上传 | 大小：1kb | 下载：0
[VHDL编程] HowtousePerlinyourVerilogHDLDesignFlow
说明：use Perl in your Verilog HDL Design Flow,利用Perl语言方便管理Verilog HDL 代码。-How to use Perl in your Verilog HDL Design Flow<张> 在 2025-02-24 上传 | 大小：16kb | 下载：0
[VHDL编程] jiancelvbo
说明：滤波器加上功率检测的verilog语言，对于嵌入式研发人员有较大的帮助，由于能力有限，请多包涵-Filters with power detection verilog language for embedded developers have a greater help, as capacity is limited, like him indulgence<郑志龙> 在 2025-02-24 上传 | 大小：24kb | 下载：0
[VHDL编程] serial_communication
说明：使用Xilinx公司的FPGA，采用Verilog HDL语言实现串口数据的发送与接收。-Using Xilinx' s FPGA, Verilog HDL language used to send and receive serial data.<张红冉> 在 2025-02-24 上传 | 大小：234kb | 下载：0
[VHDL编程] Sinusoidalsignalgenerator
说明：正弦信号生成行为级描述，结构级描述全套，适合仿真-Sinusoidal signal generated behavioral descr iption, a full set of structural level descr iption for simulation<杨平平> 在 2025-02-24 上传 | 大小：964kb | 下载：1
[VHDL编程] tlc549verilog
说明：tlc549的verilog HDL程序，希望对大家有用-tlc549 the verilog HDL program, we hope to be useful<飞星> 在 2025-02-24 上传 | 大小：1kb | 下载：0
[VHDL编程] ds18b20_verilgo
说明：艾米电子的verilog HDL描述的DS18B20的程序-Amy verilog HDL descr iption of the procedures DS18B20<飞星> 在 2025-02-24 上传 | 大小：5kb | 下载：0
[VHDL编程] counter_99
说明：Verilog实现的倒计数器，从99到1再循环，编译成功，可以直接运行，是很好的verilog语言的例子-Verilog implementation of the down counter, from 99-1 recycling, compiled successfully, you can directly run, is a good example of verilog language<李丽丽> 在 2025-02-24 上传 | 大小：519kb | 下载：0