[VHDL编程] xueyi

说明：实现了数码管显示电路,其中有24位的分频电路，以及数码管的译码电路，最后还有防抖动电路-it show a circle which makes a led
<liufei> 在 2025-02-25 上传 | 大小：290kb | 下载：0

[VHDL编程] fifolifo

说明：fifo filo verilog 程序！先入先出数据存储器的程序和先入后出程序！-fifo filo verilog program! First in first out data memory of the program!
<qixia> 在 2025-02-25 上传 | 大小：1kb | 下载：0

[VHDL编程] add83coder

说明：实现加法器和83译码器的功能！写的很好的verilog程序！-Adder and 83 to achieve the function of the decoder! Verilog to write a good program!
<qixia> 在 2025-02-25 上传 | 大小：1kb | 下载：0

[VHDL编程] paomadeng

说明：跑马灯的verilog程序，包含了其他的几个分频程序，很有用！-Marquee' s verilog program contains several other frequency program, very useful!
<qixia> 在 2025-02-25 上传 | 大小：1kb | 下载：0

[VHDL编程] 74hc138

说明：用Verilog实现编码器74hc138的功能-Verilog realization of the encoder with the features 74hc138
<qinmingmin> 在 2025-02-25 上传 | 大小：138kb | 下载：0

[VHDL编程] compare

说明：Verilog实现的比较器，内含全部源码。-Comparators implemented Verilog, containing all the source code.
<qinmingmin> 在 2025-02-25 上传 | 大小：133kb | 下载：0

[VHDL编程] shiyan3

说明：利用文本编辑器和VHDL语言设计一个半加器和或门，将其定义成Symbol图元，在图形编辑器中利用这些Symbol将其设计成一个全加器。下载到CPLD芯片中，接入输入电平信号和输出LED显示器。还有一个4-16译码器的VHDl程序-adder 4-16
<何斌> 在 2025-02-25 上传 | 大小：399kb | 下载：0

[VHDL编程] My_VGA

说明：我用Verilog写的VGA控制器的代码。-I use the VGA controller to write Verilog code.
<qinmingmin> 在 2025-02-25 上传 | 大小：275kb | 下载：0

[VHDL编程] CLOCK

说明：数字时钟模块式电路-
<ycy7481398> 在 2025-02-25 上传 | 大小：413kb | 下载：0

[VHDL编程] USB_Interface

说明：verilog USB USB的slave fifo的控制-verilog USB
<xuxf> 在 2025-02-25 上传 | 大小：2kb | 下载：0

[VHDL编程] main1

说明：vhdl code for vga port interfacing of spartan 3 (xilinx) displaying colour pattern
<sachin> 在 2025-02-25 上传 | 大小：6kb | 下载：0

[VHDL编程] books

说明：BOOK on verilog and sysytem verilog-BOOK on verilog and sysytem verilog...
<anubhaw> 在 2025-02-25 上传 | 大小：11.31mb | 下载：0