[VHDL编程] div

说明：自己编写的一个计数器分频，通过调整计数周期和计数值，可以获得不同频率，不同占空比的分频时钟-I have written a counter divider by adjusting the count period and the count value can be obtained at different frequencies, different duty cycles of the divided clock
<Terry> 在 2025-02-25 上传 | 大小：1kb | 下载：0

[VHDL编程] VHDLfengmingqi

说明：基于VHDL的蜂鸣器的FPGA的程序，简单易懂，仿真可以实现-Buzzer VHDL-FPGA-based procedures, easy to understand, the simulation can be achieved
<小李> 在 2025-02-25 上传 | 大小：4kb | 下载：0

[VHDL编程] mux2to1

说明：2路选择器，基于VHDL语言，在epm570板上的开发程序-2-way selector, based on VHDL, epm570 board development process.
<叶柱英> 在 2025-02-25 上传 | 大小：1kb | 下载：0

[VHDL编程] DS12C887CPDS18b20PLCD1602

说明：DS12C887C+DS18b20+LCD1602时钟制作-DS12C887C+DS18b20+LCD1602 clock production
<hgh> 在 2025-02-25 上传 | 大小：374kb | 下载：0

[VHDL编程] seg7

说明：SEG7数码管显示示例程序，适用于ALTERA的CPLD-SEG7 digital display sample program of ALTERA CPLD
<刘茜> 在 2025-02-25 上传 | 大小：2kb | 下载：0

[VHDL编程] uartfifo

说明：串口收发程序，VHDL版本，适用于ALTERA的CPLD -Serial transceiver procedures, VHDL version
<刘茜> 在 2025-02-25 上传 | 大小：644kb | 下载：0

[VHDL编程] uartverilog

说明：串口收发程序verilog版本，适用于ALTERA的CPLD-Serial transceiver Verilog version, applicable in ALTERA CPLD
<刘茜> 在 2025-02-25 上传 | 大小：301kb | 下载：0

[VHDL编程] vgachar

说明：VGA显示程序VHDL版本，适用于ALTERA的CPLD-VGA display program applies ALTERA CPLD
<刘茜> 在 2025-02-25 上传 | 大小：420kb | 下载：0

[VHDL编程] 430-rs485

说明：msp430的rs485多机通信程序，独立按键使用状态机扫描-the msp430 rs485 multi-machine communication program, independent keys using the state machine scans
<周凯> 在 2025-02-25 上传 | 大小：56kb | 下载：0

[VHDL编程] sdram

说明：SDram的读写控制。站长我是一名初学者，而且对其很感兴趣，但作为一个初学者起始是万般艰难的，我就只有这一源代码，奉上。望转正！万分谢谢。-The control SDram, reading and writing
<王建> 在 2025-02-25 上传 | 大小：8kb | 下载：0

[VHDL编程] DIGITAL-CLOCK(WORKING-PROPERLY)

说明：it is the clock based on 8051
<pari> 在 2025-02-25 上传 | 大小：6kb | 下载：0

[VHDL编程] traffic-lights

说明：一个简单的交通灯控制系统，没有故障处理功能-A simple control system for traffic lights, no fault processing function
<娅宣> 在 2025-02-25 上传 | 大小：24kb | 下载：0