[VHDL编程] Quartus

说明：
<罗宾> 在 2025-02-25 上传 | 大小：2.24mb | 下载：0

[VHDL编程] DE2_70_TV

说明：基于FPGA的视频转化的I2c配置芯片解码模块和解交织模块-FPGA-based video conversion reconciliation I2c configuration chip interleaving block decoding module
<小锋> 在 2025-02-25 上传 | 大小：697kb | 下载：0

[VHDL编程] CRC

说明： 循环冗余校验(CRC)模块设计 循环冗余校验(CRC)模块设计-Cyclic Redundancy Check (CRC) module design cyclic redundancy check (CRC) module design cyclic redundancy check (CRC) module design
<周鹏飞> 在 2025-02-25 上传 | 大小：148kb | 下载：0

[VHDL编程] quartusHH

说明：基于Quartus II的EDA时钟模块-Quartus II EDA based on the clock module
<小锋> 在 2025-02-25 上传 | 大小：17kb | 下载：0

[VHDL编程] Newnes_Design_Recipes_for_FPGAs

说明：This book is designed to be a desktop reference for engineers, students and researchers who use Field Programmable Gate Arrays(FPGA) as their hardware platform of choice.
<Nima> 在 2025-02-25 上传 | 大小：1.31mb | 下载：0

[VHDL编程] huaweitongbudianlusheji

说明：华为同步电路设计规范，里面有很多经验的东西，值得学习一下-Huawei synchronous circuit design, there are a lot of experience of things, it is worth learning about
<吕飞> 在 2025-02-25 上传 | 大小：343kb | 下载：0

[VHDL编程] TheVerilogHardwareDescriptionLanguage

说明：国外的一本verilog方面的书籍，挺经典的。大家有兴趣的可以读一读，读原著的感觉很不一样，可以学到很多东西-Abroad, a verilog books, very classic. We are interested can read, Du Yuanzhu feel very different, you can learn a lot
<吕飞> 在 2025-02-25 上传 | 大小：6.86mb | 下载：0

[VHDL编程] LIP1731CORE_system_gbus_arbiter

说明：Verilog system G bus arbiter module
<jc> 在 2025-02-25 上传 | 大小：40kb | 下载：0

[VHDL编程] LIP1733CORE_system_vbus_arbiter

说明：Verilog V Bus arbiter module
<jc> 在 2025-02-25 上传 | 大小：27kb | 下载：0

[VHDL编程] DE2_UserManual

说明：DE2使用手册，介绍DE2的所有组成元件，使用方法，还有相应的实例。-DE2 User Manual, describes all the components DE2 components, using the method, there is a corresponding instance.
<陶陶> 在 2025-02-25 上传 | 大小：2.63mb | 下载：0

[VHDL编程] addernew

说明：generate ripple carry adder
<fahian ahmed> 在 2025-02-25 上传 | 大小：223kb | 下载：0

[VHDL编程] processor

说明：The purpose of this project is to design a simple Processor Unit
<fahian ahmed> 在 2025-02-25 上传 | 大小：914kb | 下载：0