文件名称:compare
- 所属分类:
- VHDL编程
- 资源属性:
- [VHDL] [源码]
- 上传时间:
- 2012-11-26
- 文件大小:
- 133kb
- 下载次数:
- 0次
- 提 供 者:
- qinmi*****
- 相关连接:
- 无
- 下载说明:
- 别用迅雷下载,失败请重下,重下不扣分!
下载
别用迅雷、360浏览器下载。
如迅雷强制弹出,可右键点击选“另存为”。
失败请重下,重下不扣分。
如迅雷强制弹出,可右键点击选“另存为”。
失败请重下,重下不扣分。
介绍说明--下载内容均来自于网络,请自行研究使用
Verilog实现的比较器,内含全部源码。-Comparators implemented Verilog, containing all the source code.
(系统自动生成,下载前可以参看下载内容)
下载文件列表
compare\compare.asm.rpt
.......\compare.done
.......\compare.eda.rpt
.......\compare.fit.rpt
.......\compare.fit.summary
.......\compare.flow.rpt
.......\compare.map.rpt
.......\compare.map.summary
.......\compare.pin
.......\compare.pof
.......\compare.qpf
.......\compare.qsf
.......\compare.qws
.......\compare.tan.rpt
.......\compare.tan.summary
.......\compare.v
.......\compare_nativelink_simulation.rpt
.......\db\compare.asm.qmsg
.......\..\compare.asm.rdb
.......\..\compare.asm_labs.ddb
.......\..\compare.cbx.xml
.......\..\compare.cmp.cdb
.......\..\compare.cmp.hdb
.......\..\compare.cmp.kpt
.......\..\compare.cmp.logdb
.......\..\compare.cmp.rdb
.......\..\compare.cmp.tdb
.......\..\compare.cmp0.ddb
.......\..\compare.db_info
.......\..\compare.eco.cdb
.......\..\compare.eda.qmsg
.......\..\compare.fit.qmsg
.......\..\compare.hier_info
.......\..\compare.hif
.......\..\compare.lpc.html
.......\..\compare.lpc.rdb
.......\..\compare.lpc.txt
.......\..\compare.map.cdb
.......\..\compare.map.hdb
.......\..\compare.map.logdb
.......\..\compare.map.qmsg
.......\..\compare.pre_map.cdb
.......\..\compare.pre_map.hdb
.......\..\compare.rtlv.hdb
.......\..\compare.rtlv_sg.cdb
.......\..\compare.rtlv_sg_swap.cdb
.......\..\compare.sgdiff.cdb
.......\..\compare.sgdiff.hdb
.......\..\compare.sld_design_entry.sci
.......\..\compare.sld_design_entry_dsc.sci
.......\..\compare.smart_action.txt
.......\..\compare.syn_hier_info
.......\..\compare.tan.qmsg
.......\..\compare.tis_db_list.ddb
.......\..\compare.tmw_info
.......\..\logic_util_heursitic.dat
.......\..\prev_cmp_compare.asm.qmsg
.......\..\prev_cmp_compare.eda.qmsg
.......\..\prev_cmp_compare.fit.qmsg
.......\..\prev_cmp_compare.map.qmsg
.......\..\prev_cmp_compare.qmsg
.......\..\prev_cmp_compare.tan.qmsg
.......\incremental_db\compiled_partitions\compare.root_partition.map.kpt
.......\..............\README
.......\simulation\modelsim\compare.sft
.......\..........\........\compare.vo
.......\..........\........\compare.vt
.......\..........\........\compare.vt.bak
.......\..........\........\compare_modelsim.xrf
.......\..........\........\compare_run_msim_rtl_verilog.do
.......\..........\........\compare_run_msim_rtl_verilog.do.bak
.......\..........\........\compare_run_msim_rtl_verilog.do.bak1
.......\..........\........\compare_v.sdo
.......\..........\........\modelsim.ini
.......\..........\........\msim_transcript
.......\..........\........\rtl_work\compare\verilog.prw
.......\..........\........\........\.......\verilog.psm
.......\..........\........\........\.......\_primary.dat
.......\..........\........\........\.......\_primary.dbs
.......\..........\........\........\.......\_primary.vhd
.......\..........\........\........\.......test\verilog.prw
.......\..........\........\........\...........\verilog.psm
.......\..........\........\........\...........\_primary.dat
.......\..........\........\........\...........\_primary.dbs
.......\..........\........\........\...........\_primary.vhd
.......\..........\........\........\_info
.......\..........\........\........\_vmake
.......\..........\........\vsim.wlf
.......\..........\........\rtl_work\compare
.......\..........\........\........\comparetest
.......\..........\........\........\_temp
.......\..........\........\rtl_work
.......\incremental_db\compiled_partitions
.......\simulation\modelsim
.......\db
.......\incremental_db
.......\simulation
compare
.......\compare.done
.......\compare.eda.rpt
.......\compare.fit.rpt
.......\compare.fit.summary
.......\compare.flow.rpt
.......\compare.map.rpt
.......\compare.map.summary
.......\compare.pin
.......\compare.pof
.......\compare.qpf
.......\compare.qsf
.......\compare.qws
.......\compare.tan.rpt
.......\compare.tan.summary
.......\compare.v
.......\compare_nativelink_simulation.rpt
.......\db\compare.asm.qmsg
.......\..\compare.asm.rdb
.......\..\compare.asm_labs.ddb
.......\..\compare.cbx.xml
.......\..\compare.cmp.cdb
.......\..\compare.cmp.hdb
.......\..\compare.cmp.kpt
.......\..\compare.cmp.logdb
.......\..\compare.cmp.rdb
.......\..\compare.cmp.tdb
.......\..\compare.cmp0.ddb
.......\..\compare.db_info
.......\..\compare.eco.cdb
.......\..\compare.eda.qmsg
.......\..\compare.fit.qmsg
.......\..\compare.hier_info
.......\..\compare.hif
.......\..\compare.lpc.html
.......\..\compare.lpc.rdb
.......\..\compare.lpc.txt
.......\..\compare.map.cdb
.......\..\compare.map.hdb
.......\..\compare.map.logdb
.......\..\compare.map.qmsg
.......\..\compare.pre_map.cdb
.......\..\compare.pre_map.hdb
.......\..\compare.rtlv.hdb
.......\..\compare.rtlv_sg.cdb
.......\..\compare.rtlv_sg_swap.cdb
.......\..\compare.sgdiff.cdb
.......\..\compare.sgdiff.hdb
.......\..\compare.sld_design_entry.sci
.......\..\compare.sld_design_entry_dsc.sci
.......\..\compare.smart_action.txt
.......\..\compare.syn_hier_info
.......\..\compare.tan.qmsg
.......\..\compare.tis_db_list.ddb
.......\..\compare.tmw_info
.......\..\logic_util_heursitic.dat
.......\..\prev_cmp_compare.asm.qmsg
.......\..\prev_cmp_compare.eda.qmsg
.......\..\prev_cmp_compare.fit.qmsg
.......\..\prev_cmp_compare.map.qmsg
.......\..\prev_cmp_compare.qmsg
.......\..\prev_cmp_compare.tan.qmsg
.......\incremental_db\compiled_partitions\compare.root_partition.map.kpt
.......\..............\README
.......\simulation\modelsim\compare.sft
.......\..........\........\compare.vo
.......\..........\........\compare.vt
.......\..........\........\compare.vt.bak
.......\..........\........\compare_modelsim.xrf
.......\..........\........\compare_run_msim_rtl_verilog.do
.......\..........\........\compare_run_msim_rtl_verilog.do.bak
.......\..........\........\compare_run_msim_rtl_verilog.do.bak1
.......\..........\........\compare_v.sdo
.......\..........\........\modelsim.ini
.......\..........\........\msim_transcript
.......\..........\........\rtl_work\compare\verilog.prw
.......\..........\........\........\.......\verilog.psm
.......\..........\........\........\.......\_primary.dat
.......\..........\........\........\.......\_primary.dbs
.......\..........\........\........\.......\_primary.vhd
.......\..........\........\........\.......test\verilog.prw
.......\..........\........\........\...........\verilog.psm
.......\..........\........\........\...........\_primary.dat
.......\..........\........\........\...........\_primary.dbs
.......\..........\........\........\...........\_primary.vhd
.......\..........\........\........\_info
.......\..........\........\........\_vmake
.......\..........\........\vsim.wlf
.......\..........\........\rtl_work\compare
.......\..........\........\........\comparetest
.......\..........\........\........\_temp
.......\..........\........\rtl_work
.......\incremental_db\compiled_partitions
.......\simulation\modelsim
.......\db
.......\incremental_db
.......\simulation
compare