[VHDL编程] aes_core.tar

说明：基于FPGA平台的256为AES加密IP核-FPGA-based platform for the AES encryption IP core 256
<weipingzhang> 在 2025-03-09 上传 | 大小：130kb | 下载：0

[VHDL编程] parallel-output-controller-(POC)

说明：并行输出控制器，实现CPU与打印机之间的通信，程序基于VHDL语言，内附完整实验报告与仿真图像-The purpose of this project is to design and simulate a parallel output controller (POC)which acts an interface between system bus and printer. The Altera’s Quartus II EDA
<陈鹏> 在 2025-03-09 上传 | 大小：73kb | 下载：0

[VHDL编程] sram64kx8

说明：基于VHDL的一种SRAM模块，简单，但是可参考性强-A VHDL-based SRAM modules, simple, but can be refered strongly
<Thomas> 在 2025-03-09 上传 | 大小：1kb | 下载：0

[VHDL编程] cf_fft_256_8

说明：The fast fourier transfer (FFT) for 256 point use vhdl
<Tran Anh Dung> 在 2025-03-09 上传 | 大小：48kb | 下载：0

[VHDL编程] CAD-HW

说明：verilog code for simple project
<ranee> 在 2025-03-09 上传 | 大小：237kb | 下载：0

[VHDL编程] code

说明：波特仪设计与实现，源代码，用单片机 FPGA实现 适合做类似项目的哥们下载！-Porter Instrument design and implementation, source code, suitable for single chip FPGA realization of similar projects with a buddy to download!
<阿力> 在 2025-03-09 上传 | 大小：2.11mb | 下载：0

[VHDL编程] UART

说明：This vhdl code has a simple implementation of an UART receiver. This code was generated march 2011 as a universuty project
<plcpe> 在 2025-03-09 上传 | 大小：1kb | 下载：0

[VHDL编程] Verilog-to-VHDL-translator

说明：描述了一个Verilog到VHDL翻译器的设计与实现。首先将Verilog模块转换为中间格式，然后按照预定义的翻译规则，生成功能等价的VHDL设计实体。该翻译器目前只支持Verilog的一个子集。通过Verilog-to-VHDL， 使得在Verilog．VHDL混合设计环境中重用Verilog设计成为可能。-Describes a Verilog to VHDL translator design and implementati
<liuyi> 在 2025-03-09 上传 | 大小：190kb | 下载：0

[VHDL编程] 0703030106

说明：本文描述了汽车尾灯的设计方法及VHDL源代码，包含汽车的行驶、刹车、左转、右转等功能。-This paper describes the design method of car taillights and VHDL source code, including car driving, brake, turn left, turn right and so on.
<晴峦> 在 2025-03-09 上传 | 大小：281kb | 下载：0

[VHDL编程] eda

说明：用vhdl语言编写信号发生器,实现不同频率，不同幅度的方波，锯齿波。-signal generator based on vhdl
<feier> 在 2025-03-09 上传 | 大小：1.38mb | 下载：0

[VHDL编程] DianTiKongZhiQi-VHDL

说明：电梯控制器VHDL程序，包含记忆，上升，下降，停站等功能，以及超载，故障后报警功能.rar-Elevator controller VHDL program, including memory, up, down, stop and other functions, and overloading, failure alarm. Rar
<> 在 2025-03-09 上传 | 大小：2kb | 下载：0

[VHDL编程] shipintuxiang

说明：基于VHDL，实现视频图像的行列计数器，已经调试仿真通过可用.-Based on VHDL, the ranks of video image counter, has been simulated through the available debugging.
<> 在 2025-03-09 上传 | 大小：120kb | 下载：0