[VHDL编程] VHDL

说明：我做的作业，大家可以看看！ -I do homework, we can see! I do homework, we can see!
<赵云> 在 2025-03-09 上传 | 大小：4.72mb | 下载：0

[VHDL编程] 5t

说明：sram design is it,u can see its easy ,so i upload it here my frnds it is useful code see this it is in vhdl language
<pragya> 在 2025-03-09 上传 | 大小：1kb | 下载：0

[VHDL编程] Challenges-in-the-design-of-frequency-synthesizer

说明：this document discribes the Challenges in the design of frequency synthesizers for wirele-this document discribes the Challenges in the design of frequency synthesizers for wireless
<Read/WDX> 在 2025-03-09 上传 | 大小：691kb | 下载：0

[VHDL编程] URAT

说明：Verilog硬件描述语言，RS232串口发送接收程序-Verilog hardware descr iption language, RS232 serial port send and receive program
<zhaoyf> 在 2025-03-09 上传 | 大小：1kb | 下载：0

[VHDL编程] lcd_hs162

说明：HS162-4字符液晶显示控制源程序，使用Verilog硬件描述语言进行编程-HS162-4 character liquid crystal display control source, the use of Verilog hardware descr iption language programming
<zhaoyf> 在 2025-03-09 上传 | 大小：1kb | 下载：0

[VHDL编程] crc

说明：CRC编程源程序，使用Verilog硬件编程语言进行编程-CRC program source code, Verilog hardware programming language used to program
<zhaoyf> 在 2025-03-09 上传 | 大小：1kb | 下载：0

[VHDL编程] fir

说明：FIR滤波器，使用Verilog硬件描述语言进行编程-FIR filter, using the Verilog hardware descr iption language programming
<zhaoyf> 在 2025-03-09 上传 | 大小：1kb | 下载：0

[VHDL编程] 5-ge-ram-core

说明：5个ram核，arm6_verilog,arm7_verilog_1,arm7_VHDL,Core_arm_VHDL,nnARM01_11_1_3 arm6_verilog.rar 一个最简单的arm内核，verilog写的，有点乱 arm7_verilog_1.rar J. Shin用verilog写的arm7核心，结构良好，简明易懂 nnARM01_11_1_3.zip.zip nnARM开源项目，国防科技大学牛人She
<YeZiqiang> 在 2025-03-09 上传 | 大小：1.1mb | 下载：0

[VHDL编程] key

说明：cpld的按键数码管显示程序 用VHDL编程-cpld key digital display program
<杨文婧> 在 2025-03-09 上传 | 大小：1kb | 下载：0

[VHDL编程] Virtex-5

说明：The Virtex® -5 family provides the newest most powerful features in the FPGA market. Using the second generation ASMBL™ (Advanced Silicon Modular Block) column-based architecture, the Virtex-5 family contains
<zhang> 在 2025-03-09 上传 | 大小：21.49mb | 下载：0

[VHDL编程] Embedded-Processor-Block

说明：This reference guide is a descr iption of the embedded processor block in Virtex® -5 FXT FPGAs.
<zhang> 在 2025-03-09 上传 | 大小：2.53mb | 下载：0

[VHDL编程] decrypt_controll

说明：controller for fast_aes128. Sends start and load pulses at a lower clock than main_clk.
<safe_cpu> 在 2025-03-09 上传 | 大小：1kb | 下载：0