资源列表

« 1 2 ... .89 .90 .91 .92 .93 2494.95 .96 .97 .98 .99 ... 4311 »

[VHDL编程adc08831

说明:串行AD转换. 8位串行ADC输入,4次平均数输出.-8BIT SPI ADC
<wk> 在 2025-03-07 上传 | 大小:1kb | 下载:0

[VHDL编程gc

说明:光栅尺4倍频. QDC24 4倍频 计数. XOXY 总线读写. FILTER8 输入滤波.-24BIT COUNT
<wk> 在 2025-03-07 上传 | 大小:2kb | 下载:0

[VHDL编程Ms32pci

说明:PCI-ip硬件描述语言-开源的,可以做参考设计,如果需要的话,-This models are written in VHDL! Author is Ovidiu Lupas! MASTER model generates PCI compliant signals checks Target signal compliance with PCI checks data received from Targe
<kity> 在 2025-03-07 上传 | 大小:6kb | 下载:0

[VHDL编程sin_50Hz

说明:基于FPGA的50Hz的正弦波的产生,verilog语言-FPGA-based 50Hz sine wave generation, verilog language
<王辉> 在 2025-03-07 上传 | 大小:2kb | 下载:0

[VHDL编程freaktm-VHDL-Snake-Game-635ef71

说明:snake by freaktm. code in VHDL, on Xilinx system
<quangtrong> 在 2025-03-07 上传 | 大小:44kb | 下载:0

[VHDL编程single_cycle

说明:single cycle mips code in vhdl
<kallu> 在 2025-03-07 上传 | 大小:102kb | 下载:0

[VHDL编程control

说明:alu code for pipeline processor
<kallu> 在 2025-03-07 上传 | 大小:1kb | 下载:0

[VHDL编程DataMemory

说明:datamemory code in verilog for pipeline processor
<kallu> 在 2025-03-07 上传 | 大小:1kb | 下载:0

[VHDL编程dp

说明:datapath code in verilog for pipeline processor
<kallu> 在 2025-03-07 上传 | 大小:1kb | 下载:0

[VHDL编程InstMemory

说明:instruction memory code in verilog for pipeline processor
<kallu> 在 2025-03-07 上传 | 大小:1kb | 下载:0

[VHDL编程counter_24

说明:quartusII 9.0 下24位计数器
<三株木> 在 2025-03-07 上传 | 大小:514kb | 下载:0

[VHDL编程Uart

说明:fpga verilog语言,写的串口通讯,经测试完全没有问题-fpga verilog uart communication
<孙祥龙> 在 2025-03-07 上传 | 大小:1.9mb | 下载:0
« 1 2 ... .89 .90 .91 .92 .93 2494.95 .96 .97 .98 .99 ... 4311 »

源码中国 www.ymcn.org