[VHDL编程] modelsim

说明：ModelSim使用教程-ModelSim Tutorial
<ren> 在 2025-03-09 上传 | 大小：548kb | 下载：0

[VHDL编程] fft_2011_3_23(COMPLETE-FFT1024)

说明：VERILOG FFT IP核调用，以及其控制文件-VERILOG FFT IP core call, as well as its control file
<贾斌> 在 2025-03-09 上传 | 大小：20.01mb | 下载：0

[VHDL编程] Nction-

说明：VHDL新型便携式电缆检测装置研究New Portable Detection -VHDL New Portable Detection Device Cable
<wee> 在 2025-03-09 上传 | 大小：851kb | 下载：0

[VHDL编程] DCtroller

说明：FPGA分组式直流固态功率控制器的设计DC FPGA block design of solid-state power controller-DC FPGA block design of solid-state power controller
<han012> 在 2025-03-09 上传 | 大小：714kb | 下载：0

[VHDL编程] lock

说明：用于模仿密码锁的工作过程。完成密码锁的核心控制功能。才用VHDL作为编译平台-Used to simulate the working process of lock. Completion of the core lock control function. VHDL was used as a compiler platform
<苏佳佳> 在 2025-03-09 上传 | 大小：2.18mb | 下载：0

[VHDL编程] POC_all

说明：poc即为cpu与外部设备，比如打印机的接口，用VHDL的编程来实现poc功能的仿真-poc is the cpu with an external device, such as the printer' s interface, programming with VHDL simulation capabilities to achieve poc
<苏佳佳> 在 2025-03-09 上传 | 大小：899kb | 下载：0

[VHDL编程] hdldaywok

说明：机器状态机的控制工作方式。用vhdl写的。很不错哦源代码。-Control of the machine state machine work. Written with vhdl. Oh, very good source.
<认可> 在 2025-03-09 上传 | 大小：307kb | 下载：0

[VHDL编程] 2011-03-09

说明：基于quartus II cycloneII verilog分频器-Divider based on quartus II cycloneII verilog
<Tiger xu> 在 2025-03-09 上传 | 大小：3kb | 下载：0

[VHDL编程] 1

说明：基于Nios_II_的自定制PWM模块设计与实现-PWM based Nios_II_ of customized module design and implementation
<Tiger xu> 在 2025-03-09 上传 | 大小：136kb | 下载：0

[VHDL编程] Verilog-HDLTOP-DOWN

说明：用Verilog HDL的建模来设计一个经简化的只有八条指令、字长为一字节的RISC中央处理单元（CPU）的顶层设计。-Modeling with the Verilog HDL to design a simplified and only eight instructions, word length is a byte RISC central processing unit (CPU) of the top-level desi
<刘鹏飞> 在 2025-03-09 上传 | 大小：42kb | 下载：0

[VHDL编程] controlvhdl

说明：一个四位微程序控制器的指令译码器源码，运用VHDL语言实现。-A four micro-program controller instruction decoder source code, the use of VHDL language.
<> 在 2025-03-09 上传 | 大小：8kb | 下载：0

[VHDL编程] shukuliu

说明：开发环境,用VHDL语言开发，实现了数据流的编码与实现-Development environment, language development using VHDL, implements the encoding and implementation of data flow
<yuyu> 在 2025-03-09 上传 | 大小：172kb | 下载：0