[VHDL编程] FPGA-websites

说明：常用FPGA网站，国内的和国外的，比较实用。-useful FPGA websites
<张朝阳> 在 2025-03-20 上传 | 大小：15kb | 下载：0

[VHDL编程] 15-PWM

说明：采用EPM1278CPLD，通过verilog语言实现PWM输出功能-By EPM1278CPLD, verilog language through PWM output function
<王东升> 在 2025-03-20 上传 | 大小：384kb | 下载：0

[VHDL编程] 16-I2Creadwrite

说明：采用EPM1278CPLD，通过verilog语言实现I² C接口的读写-By EPM1278CPLD, through the verilog language to read and write I ² C interface
<王东升> 在 2025-03-20 上传 | 大小：507kb | 下载：0

[VHDL编程] 19-VGA

说明：采用EMP1278CPLD，通过verilog语言实现VGA接口的通信-By EMP1278CPLD, VGA interface, through the verilog language of communication
<王东升> 在 2025-03-20 上传 | 大小：265kb | 下载：0

[VHDL编程] 20-SPI

说明：采用EPM1278CPLD，通过verilog语言实现SPI接口的通信-By EPM1278CPLD, through the SPI interface verilog language communication
<王东升> 在 2025-03-20 上传 | 大小：611kb | 下载：0

[VHDL编程] dds-example

说明：Test ADC 1407 and DAC 2604
<PAM1234567> 在 2025-03-20 上传 | 大小：667kb | 下载：0

[VHDL编程] verilog-

说明：VERILOG learn how to write
<王虎> 在 2025-03-20 上传 | 大小：260kb | 下载：0

[VHDL编程] add1

说明：可实现输入的2个一位十进制数的加、减运算。要求：输入提供十个数字键，先转化为8421码，再运算，输入的数据和输出结果都要以七段显示译码器显示出来（仿真波形）。输入模块、运算模块、数据转换模块要求用不同的模块分别实现。-Can be one of the input of two decimal addition, subtraction operations. Requirements: Enter the ten numeric ke
<weight> 在 2025-03-20 上传 | 大小：1kb | 下载：0

[VHDL编程] add

说明：另一个可实现输入的2个一位十进制数的加、减运算。要求：输入提供十个数字键，先转化为8421码，再运算，输入的数据和输出结果都要以七段显示译码器显示出来（仿真波形）。输入模块、运算模块、数据转换模块要求用不同的模块分别实现。-Another may be the input of the two one decimal addition, subtraction operations. Requirements: Enter the te
<weight> 在 2025-03-20 上传 | 大小：1kb | 下载：0

[VHDL编程] mul

说明：可实现输入的2个一位十进制数的乘法运算。要求：输入提供十个数字键，先转化为8421码，再运算，输入的数据和输出结果都要以七段显示译码器显示出来（仿真波形）。输入模块、运算模块、数据转换模块要求用不同的模块分别实现。-Can be one of the input of two decimal multiplication. Requirements: Enter the ten numeric keys provided, the fi
<weight> 在 2025-03-20 上传 | 大小：1kb | 下载：0

[VHDL编程] mul2

说明：可实现输入的2个一位十进制数的乘法运算。要求：输入提供十个数字键，先转化为8421码，再运算，输入的数据和输出结果都要以七段显示译码器显示出来（仿真波形）。输入模块、运算模块、数据转换模块要求用不同的模块分别实现。-Can be one of the input of two decimal multiplication. Requirements: Enter the ten numeric keys provided, the fi
<weight> 在 2025-03-20 上传 | 大小：1kb | 下载：0

[VHDL编程] sub

说明：可实现输入的2个一位十进制数的减运算。要求：输入提供十个数字键，先转化为8421码，再运算，输入的数据和输出结果都要以七段显示译码器显示出来（仿真波形）。输入模块、运算模块、数据转换模块要求用不同的模块分别实现。-Can be one of the input of two decimal reduction operations. Requirements: Enter the ten numeric keys provided, t
<weight> 在 2025-03-20 上传 | 大小：1kb | 下载：0