[VHDL编程] clk_div3.5

说明：用VHDL实现的带清零的3.5分频的代码。调试通过。-Implemented in VHDL with a clear frequency of 3.5 code. Debugging through.
<qiaoJH> 在 2025-03-24 上传 | 大小：1kb | 下载：0

[VHDL编程] DE2_SD_Card_Audio

说明：基于EP2C35F672Ｃ的ＥＤ２实验板自带源文件。DE2_SD_Card_Audio，ＳＤ卡和音频系统的联合操作。-ED2 based on the experimental board comes EP2C35F672C source file. DE2_SD_Card_Audio, SD card, audio system and the joint operation.
<毛孩子> 在 2025-03-24 上传 | 大小：1.52mb | 下载：0

[VHDL编程] DE2_Top

说明：基于EP2C35F672Ｃ的ＥＤ２实验板自带源文件。DE2_Top，基础顶层文件，包括一些引脚设置。-ED2 based on the experimental board comes EP2C35F672C source file. DE2_Top, basic top-level documents, including some of the pin.
<毛孩子> 在 2025-03-24 上传 | 大小：26kb | 下载：0

[VHDL编程] DE2_USB_API

说明：基于EP2C35F672Ｃ的ＥＤ２实验板自带源文件。DE2_USB_API，ＵＳＢ接口设置。-ED2 based on the experimental board comes EP2C35F672C source file. DE2_USB_API, USB interface settings.
<毛孩子> 在 2025-03-24 上传 | 大小：1.32mb | 下载：0

[VHDL编程] ram_fpgavhdl

说明：fpga vhdl实现一个标准双端口ram，可以作为单端口或者双端口用 -fpga vhdl achieve a standard dual-port ram, can be used as a single port or dual port with a
<站长> 在 2025-03-24 上传 | 大小：3kb | 下载：0

[VHDL编程] FIR

说明：FIR滤波器c语言实现，具体的代码放在word中。-FIR filter c language, in the doc.
<wangyou> 在 2025-03-24 上传 | 大小：4kb | 下载：0

[VHDL编程] i2c_master_slave_core_latest.tar

说明：IIC IP核，可以直接集成在SOPC中的(⊙o⊙)哦-基于Quartus II 可直接集成到SOPC，自定义II C IP核
<zy> 在 2025-03-24 上传 | 大小：4.35mb | 下载：0

[VHDL编程] dma_0

说明：SOPC系统编译的DMA的Verilog代码-DMA IP core in SOPC
<zy> 在 2025-03-24 上传 | 大小：5kb | 下载：0

[VHDL编程] jtag_uart

说明：SOPC jtag uart 系统集成编译的IP核-Jtag-uart IP core in SOPC
<zy> 在 2025-03-24 上传 | 大小：5kb | 下载：0

[VHDL编程] epcs

说明：SOPC 系统集成编译的EPCS IP核 Verilog代码-EPCS IP core in SOPC
<zy> 在 2025-03-24 上传 | 大小：4kb | 下载：0

[VHDL编程] TIMER

说明：SOPC 系统集成编译的TIMER IP核 Verilog代码-timer ip core in SOPC
<zy> 在 2025-03-24 上传 | 大小：2kb | 下载：0

[VHDL编程] PLL

说明：SOPC 系统集成编译的PLL IP核 Verilog代码-pll ip core in SOPC
<zy> 在 2025-03-24 上传 | 大小：3kb | 下载：0