资源列表
[VHDL编程] Locking_device
说明:EDA课程设计,基于DE2板的八位十进制锁码器,vhdl源程序!-EDA curriculum design, based on the DE2 board to eight decimal lock code reader, vhdl source code!<> 在 2025-03-21 上传 | 大小:10.95mb | 下载:0
[VHDL编程] Four-binary-adder
说明:程序1:4位二进制加法计数器(EDA实验中用到的)-Four binary adder<denwei0011> 在 2025-03-21 上传 | 大小:1kb | 下载:0
[VHDL编程] 1212
说明:由八位加法器构成的以时序逻辑方式设计的八位乘法器-Adder composed of eight logical way to sequence the eight multiplier design<denwei0011> 在 2025-03-21 上传 | 大小:1kb | 下载:0
[VHDL编程] VHDL-language
说明:用VHDL语言完成4位锁存器、测频控制器的设计-VHDL language to complete 4-bit latch, the measured frequency controller design<denwei0011> 在 2025-03-21 上传 | 大小:1kb | 下载:0
[VHDL编程] Analog-to-digital-converter
说明:模数转化器,64位双精度的模拟输入值,16位数字输出-Analog to digital converter, 64-bit double-precision analog inputs, 16 digital outputs<chenxuying> 在 2025-03-21 上传 | 大小:1kb | 下载:0
[VHDL编程] duble-process-lock
说明:编写由两个主控进程构成的与上述功能相同的符号化Moore型有限状态机-The process of writing composed by two main control functions with the same symbol of Moore-type finite state machine<denwei0011> 在 2025-03-21 上传 | 大小:1kb | 下载:0
[VHDL编程] State-machine-programming
说明:状态机编程 实验内容 1. Gray 编码和One-hot 编码两种状态机; 2. 触发器部分和组合逻辑部分结合与分开两种状态机。 -State machine programming experiment content 1. Gray coding and encoding two One-hot state machine 2 trigger part and the combinational logi<张云> 在 2025-03-21 上传 | 大小:170kb | 下载:0