[VHDL编程] 12864VHDL

说明：采用VHDL语言编写的程序让FPGA驱动12864显示作图和划线。-Using a program written in VHDL to FPGA mapping and marking display driver 12864.
<liang> 在 2025-03-20 上传 | 大小：6kb | 下载：0

[VHDL编程] Viterbi_Verilog

说明：viterbi译码的verilog实现,提供相应的原程序代码和testbench -viterbi decoder verilog implementation
<ren> 在 2025-03-20 上传 | 大小：3.58mb | 下载：0

[VHDL编程] Project1_3750917_Li

说明：MATLAB环境运用XILINX模块构建一个实现计算N次方根的程序-CALCULATE Nth ROOT of a number
<TYL> 在 2025-03-20 上传 | 大小：29kb | 下载：0

[VHDL编程] Project2_Template

说明：用MATLAB下集成的XILINX模块判断是否是完美数-USE THE BLOCKS OF XILINX TO JUDGE A PERFECT NUMBER
<TYL> 在 2025-03-20 上传 | 大小：27kb | 下载：0

[VHDL编程] tt

说明：FFT MegaCore v9.0 128点傅里叶变换模块-FFT MegaCore v9.0 128 points Fourier transform module
<Frank> 在 2025-03-20 上传 | 大小：11.44mb | 下载：0

[VHDL编程] foio

说明：verilog语言写的先进先出（FIFO）电路-verilog language written in FIFO (FIFO) circuit
<黄林> 在 2025-03-20 上传 | 大小：7kb | 下载：0

[VHDL编程] jianfa

说明：用verilog编写的用减法实现除法功能-Prepared using verilog function to perform division by subtraction
<黄林> 在 2025-03-20 上传 | 大小：1kb | 下载：0

[VHDL编程] DAC0832

说明：dac0832数字信号转化为模拟信号，实现8位转换-dac0832 digital signal into an analog signal, 8-bit conversion
<李艳艳> 在 2025-03-20 上传 | 大小：206kb | 下载：0

[VHDL编程] UDP_Core

说明：本人用verilog编写的UDP协议，经测试可用。-I am prepared to use verilog UDP protocol, the test is available.
<yaicity> 在 2025-03-20 上传 | 大小：2kb | 下载：0

[VHDL编程] jtd

说明：实现简单的交通灯功能25秒自动转换南北和东西方向红绿等亮灭-Simple 25 seconds of traffic lights function automatically converts red, green and other north-south and east-west light off
<竹鱼> 在 2025-03-20 上传 | 大小：137kb | 下载：0

[VHDL编程] ModelSim-Altera61g_CRACK

说明：modelsim 6.2破解,对于ALTERA 器件-MODELSIM 6.2 CRAK FOR ALTORAL CHIP
<wangfei> 在 2025-03-20 上传 | 大小：301kb | 下载：0

[VHDL编程] Model_sim_6.6se_crack

说明：modelsim破解文件,这个找到的.需要大家一起用吧.-modelsim 6.6 crack
<wangfei> 在 2025-03-20 上传 | 大小：858kb | 下载：0