[VHDL编程] DDS_display

说明：自己写的FIR八戒低通滤波器，仅供参考(Write your own FIR eight quit low-pass filter, for reference only)
<laobi_verilog > 在 2024-11-17 上传 | 大小：6.57mb | 下载：0

[VHDL编程] UART_E6

说明：用于测试FPGA串口接收，带singelTap。便于观测。(Used to test the FPGA serial port reception, with singelTap. Convenient observation.)
<lll12345 > 在 2024-11-17 上传 | 大小：6.31mb | 下载：0

[VHDL编程] P12_CRC

说明：VHDL code for CRC algorithm
<parisanajafi > 在 2024-11-17 上传 | 大小：3.8mb | 下载：0

[VHDL编程] seerrors

说明：jgfjghj不求上进鬼画符丰下上夺二一睛童话 二上热土术地(fyrytytrytryrtyrtgfhgfjfukrywetyjuurdhdsgdhgtrhyrtdyh)
<1efsdf > 在 2024-11-17 上传 | 大小：30kb | 下载：0

[VHDL编程] Verilog典型电路设计-华为

说明：华为 verilog教程 典型电路设计 verilog语言 FPGA(FPGA Typical circuit design)
<headachebill > 在 2024-11-17 上传 | 大小：263kb | 下载：0

[VHDL编程] 华为_FPGA设计高级技巧Xilinx篇

说明：华为FPGA设计高级技巧Xilinx篇 华为FPGA设计 verilog语言(HuaWei FPGA Advanced design techniques Xilinx)
<headachebill > 在 2024-11-17 上传 | 大小：1.9mb | 下载：0

[VHDL编程] Vivado 简明教程

说明：vivado简明教程 vivado入门教程 vivado简易教程(vivado API Tutorial Vivado)
<headachebill > 在 2024-11-17 上传 | 大小：4.56mb | 下载：0

[VHDL编程] 华为_FPGA设计流程指南

说明：华为_FPGA设计流程指南 FPGA设计入门教程(Huawei FPGA Design process guide)
<headachebill > 在 2024-11-17 上传 | 大小：177kb | 下载：0

[VHDL编程] LIFO_Spartan3

说明：The code for a LIFO in verilog
<sadii > 在 2024-11-17 上传 | 大小：494kb | 下载：0

[VHDL编程] Clock generator

说明：A clock Generator in verilog
<sadii > 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] Chapter 4

说明：codes and simulation of chapter 4
<sadii > 在 2024-11-17 上传 | 大小：32kb | 下载：0

[VHDL编程] Chapter 8

说明：verilog code and simulationsof chapter4
<sadii > 在 2024-11-17 上传 | 大小：29kb | 下载：0