[VHDL编程] A158883834166b

说明：关于16行64列的LED点阵，能够左右移动，程序源码简简单易懂易懂，希望大家来下载 可直接使用。 已通过测试。 -About 16 rows of 64 LED dot matrix, be able to move around the program source code, the simple and easy to understand and easy to understand, want to download ca
<口音> 在 2025-03-05 上传 | 大小：74kb | 下载：0

[VHDL编程] MDB_Version_4-2

说明：mdb协议，包含各种终端，自动售货机协议-Version 4.1 of this specification is the fifth release of the international Multi-Drop Bus/ Internal Communication Protocol (MDB/ICP).
<YKL> 在 2025-03-05 上传 | 大小：107kb | 下载：0

[VHDL编程] pplllrarl

说明：用VHDL写的数字锁相环程序源码 pll.vhd为源文文件 pllTB.vhd为testbench 可直接使用。 -Written using VHDL digital PLL pll.vhd program source code for the source text file pllTB.vhd testbench can be used directly.
<陪同> 在 2025-03-05 上传 | 大小：109kb | 下载：0

[VHDL编程] ffirr_166i

说明：fir低通滤波器 用于dspbuilder pll：25nss data 400khz sin 10.8khz 已通过测试。 -fir low pass filter for dspbuilder pll: 25nss data 400khz sin 10.8khz has been tested.
<陪同> 在 2025-03-05 上传 | 大小：8kb | 下载：0

[VHDL编程] FdplllzipP

说明：ＦＰＧＡ实现全数字锁相环，运用硬件描述评议议verilog HDL，顶层文件ＤＰＬＬ．Ｖ -FPGA implementation of DPLL, the use of hardware descr iption council meeting Verilog HDL top-level file DPLL is. V
<陪同> 在 2025-03-05 上传 | 大小：5kb | 下载：0

[VHDL编程] VPD__using_FFe

说明：verilog开发一种种基于fpga的鉴相器模块 -the verilog development of all kinds based on fpga phase detector module
<房产> 在 2025-03-05 上传 | 大小：437kb | 下载：0

[VHDL编程] sfdppllli

说明：简单易懂的可配置dpll的VHDL代码。用于时钟恢复后的相位抖动的的滤波有非常好的效果， 而且能参数化配置pll的级数。 已通过测试。 -Straightforward configuration VHDL code dpll. Very good results for the clock recovery phase jitter filtering, and can be parameterized configuration
<房产> 在 2025-03-05 上传 | 大小：2kb | 下载：0

[VHDL编程] Ts3cc2410PPLLh

说明：这个是三星arm9芯片的PLLL源码，不可多的啊 -This is the Samsung arm9 chip the PLLL source can not be more
<房产> 在 2025-03-05 上传 | 大小：4kb | 下载：0

[VHDL编程] FDDDDSPLLP

说明：一种基于FPGA的新的的DDS+PLL时钟发生器 -An FPGA-based new DDS+PLL clock generator
<房产> 在 2025-03-05 上传 | 大小：142kb | 下载：0

[VHDL编程] TCOLLOR_CHAR_h

说明：此ip核是xvga视频接口控制器，，主要针对xilinx公司的开发工具 -This IP core is the xvga video interface controller, the main development tool for xilinx
<奉献> 在 2025-03-05 上传 | 大小：485kb | 下载：0

[VHDL编程] IDCTTzipm

说明：改进的DCT算法设计，，veriloghdl实现 -Improve the DCT algorithm design,, veriloghdl to achieve
<奉献> 在 2025-03-05 上传 | 大小：306kb | 下载：0

[VHDL编程] FffppgajpegP

说明：一种基于FPGA的JJPEG图像压缩芯片设计 -Based the FPGA JJPEG image compression chip design
<> 在 2025-03-05 上传 | 大小：102kb | 下载：0