资源列表

« 1 2 ... .73 .74 .75 .76 .77 1478.79 .80 .81 .82 .83 ... 4311 »

[VHDL编程emi(1)

说明:the external memory interface for the ddr ddr2 ddr3 sdram device
<zhenu> 在 2025-03-05 上传 | 大小:9.16mb | 下载:0

[VHDL编程AD9708

说明:AD9708是高速AD转换芯片,采用VHDL实现10MSPS高速AD数据采集-AD9708 is high speed a/d conversion chip,10MSPS,using VHDL
<yu_hai_yang> 在 2025-03-05 上传 | 大小:832kb | 下载:0

[VHDL编程20090218_Holtek_ht1380

说明:The HT1380 is a serial timekeeper IC which provides seconds, minutes, hours, day, date, month and year information. The number of days in each month and leap years are automatically adjusted. Also, the HT1380 is
<prakash> 在 2025-03-05 上传 | 大小:62kb | 下载:0

[VHDL编程ex10_cof_M4K_test2

说明:基于FPGA开发环境下配置M4K产生一个4*4*8bit的移位寄存-Produce a 4* 4* 8bit shift register-based FPGA development environment to configure the M4K
<李民> 在 2025-03-05 上传 | 大小:3.66mb | 下载:0

[VHDL编程lanqiu24s8

说明:篮球24s计时。计时器递减计数到零时,数码显示器显示‘0’并停止,同时发出报警信号-basketball 24 seconds
<ts> 在 2025-03-05 上传 | 大小:417kb | 下载:0

[VHDL编程ps2verilog

说明:基于FPGA开发环境下的PS2实现入门源代码-Getting Started with source code based FPGA development environment under the PS2
<李民> 在 2025-03-05 上传 | 大小:333kb | 下载:0

[VHDL编程verilogsram

说明:基于FPGA开发环境下设计的静态随机存储器-Static random access memory based FPGA development environment designed
<李民> 在 2025-03-05 上传 | 大小:83kb | 下载:0

[VHDL编程de_dect

说明:LIFT CONTR0LLER...DESIGNED WITH FINITE STATE MACHINE WITH MOORE MACHINE
<siddarth> 在 2025-03-05 上传 | 大小:2kb | 下载:0

[VHDL编程UART_verilog

说明:电脑发数据,CPLD接收后会送电脑的,verilog程序,可以直接使用-Computer to send data, the CPLD will be sent after receiving the computer, Verilog program can be used directly
<鲁先生> 在 2025-03-05 上传 | 大小:4kb | 下载:0

[VHDL编程shuzixitongn

说明:VHDL代码 计数器 完成一分钟内的计数,到59清零,提供4个频率选择-VHDL code counter finished within one minute count to 59 cleared, 4 frequency selection
<ArthurZhang> 在 2025-03-05 上传 | 大小:1kb | 下载:0

[VHDL编程Fmc880511P

说明:可在FPGA上运行的8051 IP coore,是学习FPGA及SPOC的好资料。 -8051 IP coore, can be run on the FPGA is good information to learn FPGA and SPOC.
<> 在 2025-03-05 上传 | 大小:386kb | 下载:0

[VHDL编程I50550PWM_V55m

说明:FPGA 实现一种基于ISA接口的3路编码器计数,与3路PWM/DDA输出编码器计数包含倍频、鉴相PWM实现12位分辨率 已通过测试。 -FPGA implementation based on the ISA interface, 3 channel encoder count, and 3-way PWM/the DDA output encoder count contains a multiplier, the phase
<偏见> 在 2025-03-05 上传 | 大小:1.04mb | 下载:0
« 1 2 ... .73 .74 .75 .76 .77 1478.79 .80 .81 .82 .83 ... 4311 »

源码中国 www.ymcn.org