[VHDL编程] DDDCCT_IDCTi

说明：离散余弦变换及反离散余弦变换的HDL代码及测试文件。包含VHDL及及Verilog版本。可用途JPEG及MEPG压缩算法 已通过测试。 -The discrete cosine transform and inverse discrete cosine transform HDL code and test files. Contains VHDL and Verilog versions. Can use JPEG and MEP
<> 在 2025-03-05 上传 | 大小：30kb | 下载：0

[VHDL编程] xx

说明：change path LED8X8 多圖切換-change path led8x8 path change
<fffss> 在 2025-03-05 上传 | 大小：395kb | 下载：0

[VHDL编程] pinlvji

说明：1．基本要求 （1）频率测量 测量范围:1HZ~1MHZ,信号为方波等 （2）周期测量 测量范围:1HZ~1MHZ,信号为方波等 （3）具有显示功能。 -A. Basic requirements (1) the frequency of measurement Measuring range: 1HZ ~ 1MHZ, the signal is a square wave, etc. (2) The cyc
<赵恒> 在 2025-03-05 上传 | 大小：1kb | 下载：0

[VHDL编程] ssji

说明：1．基本要求 （1）频率测量 测量范围:1HZ~1MHZ,信号为方波等 （2）周期测量 测量范围:1HZ~1MHZ,信号为方波等 （3）具有显示功能。 -A. Basic requirements (1) the frequency of measurement Measuring range: 1HZ ~ 1MHZ, the signal is a square wave, etc. (2) The cyc
<赵恒> 在 2025-03-05 上传 | 大小：1kb | 下载：0

[VHDL编程] ssaszhaohengji

说明：1．基本要求 （1）频率测量 测量范围:1HZ~1MHZ,信号为方波等 （2）周期测量 测量范围:1HZ~1MHZ,信号为方波等 （3）具有显示功能。 -A. Basic requirements (1) the frequency of measurement Measuring range: 1HZ ~ 1MHZ, the signal is a square wave, etc. (2) The cyc
<赵恒> 在 2025-03-05 上传 | 大小：1kb | 下载：0

[VHDL编程] VGAverilog

说明：VGA scanning programm
<santiago9202> 在 2025-03-05 上传 | 大小：3kb | 下载：0

[VHDL编程] stack

说明：stack code for fpga..using verilog
<mushi2020> 在 2025-03-05 上传 | 大小：2kb | 下载：0

[VHDL编程] HDB3(verilog)

说明：HDB3_verilog编码程序,附有文字解说,格式整齐,便于观看-HDB3_verilog coding procedures
<赵溪山> 在 2025-03-05 上传 | 大小：4kb | 下载：0

[VHDL编程] verilog-compiler

说明：本文包含了几个关于Verilog的编译器的源码实现，适用于深入学习Verilog的读者-This article contains several Verilog compiler source for in-depth study of Verilog reader
<真诚的猪> 在 2025-03-05 上传 | 大小：2.64mb | 下载：0

[VHDL编程] IMGcolor

说明：采用VHDL语言写的VGA屏幕显示控制程序，通过电阻分压网络可以显示256种颜色，并可以在屏幕上移动。-Using VHDL language VGA screen display control program can display 256 colors, and can move on the screen through a resistor divider network.
<binxie> 在 2025-03-05 上传 | 大小：133kb | 下载：0

[VHDL编程] DAC.cmp

说明：可编程逻辑器件CPLD/FPGA 该实验系统采用了独特的设计技术，使得实验用的可编程CPLD/FPGA 器件的I/O 接口与系统的相关器件采用固定连接-The programmable logic device CPLD/FPGA The experimental system uses a unique design technology, making the experiment with the programmable CPL
<程心> 在 2025-03-05 上传 | 大小：6kb | 下载：0

[VHDL编程] adder

说明：加法器设计，详细的设计步骤-Adder design, detailed design steps
<longcheng> 在 2025-03-05 上传 | 大小：2kb | 下载：0