[VHDL编程] ddr2_altera_ip_40

说明：红色飓风四代开发版制作ip核的开发例程，对于fpga开发者应该会有一定帮助的，我分享上来 -Four generations of red hurricane development version making ip nuclear development routines, there should be some help for fpga developers, I share up
<蓝风> 在 2025-02-26 上传 | 大小：4.69mb | 下载：0

[VHDL编程] LED_RUN

说明：红色飓风四代开发版跑马灯的开发例程，对于fpga开发者应该会有一定帮助的，我分享上来 -Development routines the red the hurricane four generations Developer Edition Marquee fpga development should have some help, I share up
<蓝风> 在 2025-02-26 上传 | 大小：86kb | 下载：0

[VHDL编程] DSP_cpld

说明：dsp控制cpld的代码，包括cpld内部逻辑和与外部的链接引脚-the dsp control the cpld code, including the cpld internal logic and external link pin
<祝清瑞> 在 2025-02-26 上传 | 大小：148kb | 下载：0

[VHDL编程] uart_interface

说明：串口接收和发送模块化，能独立调用，通用性强-Serial port receiving and sending modular, can the independent calls, strong commonality
<金伟> 在 2025-02-26 上传 | 大小：265kb | 下载：0

[VHDL编程] ps2_interface

说明：PS2接口模块化，verilog HDL语言编写，便于调用-PS2 interface modular, verilog HDL language to write, easy to call
<金伟> 在 2025-02-26 上传 | 大小：598kb | 下载：0

[VHDL编程] spi

说明：SPI verilog HDL语言编写的模块化代码，在EP1C12Q240C8in芯片平台，调试过。接口便于调用。-SPI verilog HDL language writing of the modular code, in EP1C12Q240C8in chip platform, a debugging. Interface easy to call.
<金伟> 在 2025-02-26 上传 | 大小：8kb | 下载：0

[VHDL编程] ad7928

说明：ad7928的采集控制，用verilog HDL语言编写，已在测试板上测试程序。-Ad7928 collection control, use verilog HDL language, and has set up a file in the test board test procedure.
<金伟> 在 2025-02-26 上传 | 大小：1kb | 下载：1

[VHDL编程] ad7938

说明：AD7938控制程序，用VERILOG HDL语言编写，已在平台测试。-AD7938 control procedures, the use of VERILOG HDL language, and has set up a file in the platform test.
<金伟> 在 2025-02-26 上传 | 大小：3kb | 下载：0

[VHDL编程] ISE_flash

说明：用ISE开发的flash控制器，适合初学者-ISE developed flash controller, suitable for beginners
<yyt> 在 2025-02-26 上传 | 大小：85kb | 下载：0

[VHDL编程] src

说明：自己写的一个求两个32位操作数的最大公约数处理器的verilog代码，采用的是流水线结构-A seek the greatest common divisor of two 32-bit operands processor verilog code pipeline structure
<ray> 在 2025-02-26 上传 | 大小：4kb | 下载：0

[VHDL编程] demo_2012_2

说明：KD_CPU,8位实现基本功能的cpu，基于verilog-KD_CPU,8bit CPU with basic functions, base on verilog
<Victor> 在 2025-02-26 上传 | 大小：11kb | 下载：0

[VHDL编程] code

说明：5级流水CPU，可实现除法，逻辑移位，算术移位等高级功能-Five water CPU to perform division, logical shift, arithmetic shift and other advanced features
<Victor> 在 2025-02-26 上传 | 大小：11kb | 下载：0