[VHDL编程] time_and_haizi_design

说明：利用verilog实现vga的字符和汉字的显示，并可以通过按键来调节显示的时间。-Verilog achieve vga display of characters and Chinese characters, and you can adjust the display buttons.
<xiaotian> 在 2025-02-26 上传 | 大小：1.53mb | 下载：0

[VHDL编程] dongmiaobiao55

说明：基于FPGA的verilog语言描述和数码管显示时钟，并可以通过按键调节时间。-Clock verilog language to describe and FPGA-based digital tube display and buttons to adjust the time.
<xiaotian> 在 2025-02-26 上传 | 大小：766kb | 下载：0

[VHDL编程] jieshoufasong

说明：实现FPGA和PC机之间的通信。PC机发送的数据可以通过FPGA显示在数码管上；FPGA通过按键发送的数据可以显示在PC机的串口调试助手上。-Communication between the FPGA and the PC. PC sends the data can be displayed through the FPGA digital tube FPGA through the button to send the data
<xiaotian> 在 2025-02-26 上传 | 大小：690kb | 下载：0

[VHDL编程] ltc2614_spi_cosx32768

说明：基于xilinx spartan 3e 开发板的正弦波信号发生，通过fpga查找ROM正弦信号表,将数字信号通过spi接口写入开发板上的12位DA芯片ITC2614。通过DA转换产生正弦波。ROM深度为32768，表示一个正弦周期最多可以有32768个点。可以通过修改相位累积值和ROM表来设定输出正弦波的频率。程序本人编写和上板实测。-Sine wave signal occurred on xilinx spartan 3e deve
<李华> 在 2025-02-26 上传 | 大小：1.44mb | 下载：0

[VHDL编程] stopwatch-by-verilog-HDL

说明：一个基于FPGA用verilog HDL 编写的数字秒表已经LED灯的配合-LED lamp with a digital stopwatch has been prepared based on the FPGA using verilog HDL
<李博> 在 2025-02-26 上传 | 大小：789kb | 下载：0

[VHDL编程] FFT

说明：fft源代码，对你的学习很有帮助。交你如何让运用fft-some files about fft
<唐岚> 在 2025-02-26 上传 | 大小：35kb | 下载：0

[VHDL编程] recive-input-from-standard-keyboard

说明：FPGA开发板可以接受标准键盘的输入并且将输入的字母现实到数码管上。-FPGA development board can accept standard keyboard input and the input letters realistic digital tube.
<李博> 在 2025-02-26 上传 | 大小：3.57mb | 下载：0

[VHDL编程] uart

说明：串口通信控制器的Verilog实现。包含4个模块：顶层模块、波特率发生器模块、发送模块和接收模块-The serial communication controller Verilog. Contains four modules: the top-level module, the baud rate generator module, transmitting module and receiver module
<王帆淼> 在 2025-02-26 上传 | 大小：3kb | 下载：0

[VHDL编程] TLC549ADC

说明：FPGA 控制TLC549的ADC V原代码-The FPGA control TLC549 ADC V source code
<wenyangzeng> 在 2025-02-26 上传 | 大小：2kb | 下载：0

[VHDL编程] lcd1602

说明：LCD1602液晶显示应用在FPGA显示-The LCD1602 LCD applications in FPGA
<wenyangzeng> 在 2025-02-26 上传 | 大小：4kb | 下载：0

[VHDL编程] rx_tx_module

说明：RS232串口通讯在的FPGA应用的v原代码-The v original code of the RS232 serial port communication in FPGA applications
<wenyangzeng> 在 2025-02-26 上传 | 大小：4kb | 下载：0

[VHDL编程] miaobiao

说明：verilog 的 48M频 出入秒表，带停止启动 清零功能-the verilog of 48M frequency of access stopwatch, with stop start clearing the
<张楠> 在 2025-02-26 上传 | 大小：1kb | 下载：0