[VHDL编程] exp1

说明：vhdl xinhao,..............
<Creator > 在 2024-12-30 上传 | 大小：1.05mb | 下载：0

[VHDL编程] dds

说明：基于DDS的信号源设计（包括三角波、正弦波、方波）(Design of signal source based on DDS)
<雨渔鱼 > 在 2024-12-30 上传 | 大小：4.41mb | 下载：0

[VHDL编程] VHDLwork

说明：几个示例程序 用于初学者学习 比如计算器 停表之类程序(Several sample programs are used for beginners to learn)
<林颂威 > 在 2024-12-30 上传 | 大小：4.82mb | 下载：0

[VHDL编程] AD常用库

说明：altium designer 常用库大全，包含3D库(the most popular lib about altium designer which includes the 3d lib, pcb lib and sch lib)
<超级歪 > 在 2024-12-30 上传 | 大小：30.71mb | 下载：1

[VHDL编程] AES 128 ECB Decryption

说明：Block mode related AES-EBC Encryption
<RsD > 在 2024-12-30 上传 | 大小：23kb | 下载：0

[VHDL编程] AES 128 ECB Encryption

说明：Block mode related AES-EBC Decryption
<RsD > 在 2024-12-30 上传 | 大小：25kb | 下载：0

[VHDL编程] Package for AES-128

说明：Block mode related AES Package
<RsD > 在 2024-12-30 上传 | 大小：22kb | 下载：0

[VHDL编程] APBL

说明：APBL通信协议的FPGA设计，适用于高速通讯(APBL communication protocol FPGA verilog design)
<gq_zhou > 在 2024-12-30 上传 | 大小：2kb | 下载：0

[VHDL编程] uart

说明：FPGA Verilog设计UART通讯程序(UART communication code with Verilog in FPGA)
<gq_zhou > 在 2024-12-30 上传 | 大小：115kb | 下载：0

[VHDL编程] AHB_LITE

说明：AHB_Lite 通信协议的FPGA Verilog 设计(AHB_Lite communication protocol Verilog design in FPGA)
<gq_zhou > 在 2024-12-30 上传 | 大小：2kb | 下载：0

[VHDL编程] vhdl

说明：应用vhdl在实验箱上实现键盘扫描带有去抖并且移位(To realize the keyboard scan to shake and shift)
<浪费 > 在 2024-12-30 上传 | 大小：6kb | 下载：0

[VHDL编程] xujiance

说明：设计一个序检测电路，功能是检测出串行输入数据Data中的4位二进制序列1101（自左至右输入），当检测到该序列时，输出Out为1；没有检测到该序列时，输出输出Out为0，要求： （1）用状态机方法设计； （2）用Verilog HDL语言设计，用Modelsim软件做功能仿真。(A sequence detection circuit is designed to detect the 4 bit binary sequence 1
<spysleeper > 在 2024-12-30 上传 | 大小：1kb | 下载：0