[VHDL编程] lab4

说明：在vivado上测试通过的fpga滤波器(Test the FPGA filter passed on vivado)
<小晰 > 在 2024-11-14 上传 | 大小：4kb | 下载：0

[VHDL编程] 基于STEP-FPGA板的简易数字音频播放器

说明：基于FPGA的数字音频播放器，将mp3文件通过fpga并外接扬声器进行播放(FPGA based digital audio player, the MP3 file is played through the FPGA and out of the speaker.)
<jiulin > 在 2024-11-14 上传 | 大小：6.93mb | 下载：0

[VHDL编程] float_adder

说明：实现可调维度的浮点数加法运算，内涵各个子模块和testbench(Able to achieve the float numbers adding operation.)
<聪明的Jerry > 在 2024-11-14 上传 | 大小：81kb | 下载：0

[VHDL编程] 基于FPGA的嵌入式软核设计

说明：基于FPGA的嵌入式软核设计，通过搭建软核实现控制(Embedded soft core design based on FPGA and control by building soft core)
<jiulin > 在 2024-11-14 上传 | 大小：23.95mb | 下载：0

[VHDL编程] AlteraLab1

说明：To design Fibonacci Sequence using Verilog. SOFTWARES USED: Xilinx Synthesis Tool ISE 9.2i INTRODUCTION. Hardware descr iption language (HDL) is a general-purpose language intended to describe circuits textually,
<engner > 在 2024-11-14 上传 | 大小：52kb | 下载：0

[VHDL编程] hamming_fsk

说明：基于汉明编码的fsk传输系统，含编码，调制，解调，解码等模块。(FSK transmission system based on Hamming code, including encoding, modulation, demodulation, decoding and other modules.)
<Bryan_ > 在 2024-11-14 上传 | 大小：2kb | 下载：0

[VHDL编程] i2s

说明：用Verilog实现的i2s功能，支持24bit的左右声道 接收和发送。左对齐，延迟1拍。(I2S module, Verilog I2S, up to 24-Bit Data Data Valid on Rising Edge of SCLK)
<zlh840 > 在 2024-11-14 上传 | 大小：8kb | 下载：1

[VHDL编程] ram

说明：简单的ram程序，实现提取数据，希望对大家有所帮助，提升FPGA编程能力(Simple ram program, the realization of data extraction, hope to help you, improve the ability of FPGA programming)
<刘能 > 在 2024-11-14 上传 | 大小：4.11mb | 下载：0

[VHDL编程] VHDL verilog教程

说明：多种教程包含VHDL以及verilog 收集好久(A variety of tutorials include VHDL and Verilog)
<yu我所欲 > 在 2024-11-14 上传 | 大小：28.23mb | 下载：0

[VHDL编程] UAET_323_to_flow_led

说明：VHDL 实现串口收发并点亮流水灯，仿真成功(VHDL realizes serial port transceiver and lighting water lamp)
<yu我所欲 > 在 2024-11-14 上传 | 大小：772kb | 下载：0

[VHDL编程] fir

说明：fir滤波器源代码及测试程序,有限脉冲滤波器的源程序及测试程序 ,已经通过仿真了(Filter source code and test procedures,Finite pulse filter source and test procedures, has been through the simulation)
<王大發 > 在 2024-11-14 上传 | 大小：137kb | 下载：0

[VHDL编程] FIR_filter_stereotype

说明：第二类有限冲击响应滤波器60阶常系数verilog(The second type of finite impulse response filter, 60 order,coefficient verilog)
<lzhs2010 > 在 2024-11-14 上传 | 大小：1kb | 下载：0