[VHDL编程] multi_booth

说明：booth乘法器,实现普通booth乘法算法(Booth multiplier to implement the common Booth multiplication algorithm)
<深蓝浅蓝eva> 在 2024-11-14 上传 | 大小：323kb | 下载：0

[VHDL编程] xapp879

说明：pll 动态从配置锁相环时钟输出，为官网demo(pll reconfig xilinx vivado)
<没法注册> 在 2024-11-14 上传 | 大小：17kb | 下载：0

[VHDL编程] 二进制码转化为ＢＣＤ码源程序

说明：二进制码转化为ＢＣＤ码源程序,VHDL在FPGA验证(Conversion of binary code into BCD code source program)
<zhanglei123456> 在 2024-11-14 上传 | 大小：10kb | 下载：0

[VHDL编程] ＢＣＤ码转化为七段码源程序

说明：ＢＣＤ码转化为七段码源程序。VHDL在FPGA验证(Conversion of BCD code into seven segment code source program)
<zhanglei123456> 在 2024-11-14 上传 | 大小：9kb | 下载：0

[VHDL编程] I2CHDL

说明：IIc时序逻辑的VHDL源代码，便于时序的调试(VHDL source code of IIc time series logic, easy to debug time series)
<zhanglei123456> 在 2024-11-14 上传 | 大小：11kb | 下载：0

[VHDL编程] MaxplusII_Altera

说明：MaxplusII_Altera片上编程的使用说明(Instructions for programming on MaxplusII_Alter)
<zhanglei123456> 在 2024-11-14 上传 | 大小：4.27mb | 下载：0

[VHDL编程] carry_select adder_16-bit verilog

说明：this is code for carry_select adder_16-bit. written in verilog.
<spgp1306> 在 2018-01-12 上传 | 大小：743byte | 下载：0

[VHDL编程] Router fifo for NOC

说明：Router 8-bit fifo design, written in Verilog
<spgp1306> 在 2018-01-12 上传 | 大小：822byte | 下载：0

[VHDL编程] Binarization verilog code

说明：Image processing binarisation verilog code
<spgp1306> 在 2018-01-12 上传 | 大小：308byte | 下载：0

[VHDL编程] basic verilog codes

说明：Basic Verilog code includes RING and Johnson counters, Up-down counters, RAM, ROM, SIPO, PISO, SISO, PIPO, Mealy and Moore FSM codes
<spgp1306> 在 2018-01-12 上传 | 大小：9.17kb | 下载：0

[VHDL编程] kogge stone adder VHDL code

说明：Generic kogge-stone adder and testbench IN VHDL
<spgp1306> 在 2018-01-12 上传 | 大小：218.36kb | 下载：0

[VHDL编程] SPANNING TREE ADDER 27-bit VHDL

说明：27-bit spanning tree adder written in VHDL coding
<spgp1306> 在 2018-01-12 上传 | 大小：185.53kb | 下载：0