文件名称:xujiance
- 所属分类：
- VHDL编程
- 资源属性：
- 上传时间：
- 2018-01-02
- 文件大小：
- 1kb
- 下载次数：
- 0次
- 提 供 者：
- spysl******
- 相关连接：
- 无
- 下载说明：
- 别用迅雷下载，失败请重下，重下不扣分！
介绍说明－－下载内容均来自于网络，请自行研究使用
设计一个序检测电路，功能是检测出串行输入数据Data中的4位二进制序列1101（自左至右输入），当检测到该序列时，输出Out为1；没有检测到该序列时，输出输出Out为0，要求：
（1）用状态机方法设计；
（2）用Verilog HDL语言设计，用Modelsim软件做功能仿真。(A sequence detection circuit is designed to detect the 4 bit binary sequence 1101 in the serial input data Data (from left to right). When the sequence is detected, the output Out is 1. When the sequence is not detected, the output Out is 0.
(1) design by state machine method;
(2) design with Verilog HDL language and use Modelsim software to do functional simulation.)
（1）用状态机方法设计；
（2）用Verilog HDL语言设计，用Modelsim软件做功能仿真。(A sequence detection circuit is designed to detect the 4 bit binary sequence 1101 in the serial input data Data (from left to right). When the sequence is detected, the output Out is 1. When the sequence is not detected, the output Out is 0.
(1) design by state machine method;
(2) design with Verilog HDL language and use Modelsim software to do functional simulation.)
(系统自动生成,下载前可以参看下载内容)
下载文件列表
| 文件名 | 大小 | 更新时间 |
|---|---|---|
| lab1.v | 919 | 2017-11-20 |
| lab1.v.bak | 926 | 2017-11-20 |
| lab1_tb.v | 239 | 2017-11-20 |
| lab1_tb.v.bak | 239 | 2017-11-20 |