[VHDL编程] UART_TX

说明：串口通行驱动，波特率自行更改，可以升级为自动使用于不同的接口-Serial port access driver, change the baud rate on their own, you can upgrade automatically use in different interfaces
<李银亮> 在 2025-02-07 上传 | 大小：323kb | 下载：0

[VHDL编程] bc6502

说明：VHDL实现的一个完整版的6502CPU硬件描述代码，包含了6502CPu的所有功能，附带VGA驱动以及输入输出控制-VHDL implementation of a full version of 6502CPU hardware descr iption code, and includes all the features of 6502CPu, incidental VGA driver, as well as input an
<Beijing> 在 2025-02-07 上传 | 大小：36kb | 下载：0

[VHDL编程] 1chipmsx-cd

说明：VHDL实现的任天堂NES游戏系统，包含了CPU，APG，GPU等各个器件，可以下载到FPGA开发板上运行-VHDL implementation of the Nintendo NES game system includes a CPU, APG, GPU and other various devices, can be downloaded to the FPGA development board to run
<Beijing> 在 2025-02-07 上传 | 大小：2.45mb | 下载：0

[VHDL编程] verilog_300examples

说明：verilog的300个例子，很全的，我自己都试过-verilog 300 examples, it is full, and I have tried
<kenshin> 在 2025-02-07 上传 | 大小：111kb | 下载：0

[VHDL编程] cpld_TFT43_lcd_src

说明：cpld上的lcd模块源代码，很有用的-cpld on the lcd module source code, very useful Dongdong
<kenshin> 在 2025-02-07 上传 | 大小：675kb | 下载：0

[VHDL编程] maxii_vga

说明：vhdl编写的vga程序，本人亲自实验过，用的是altera的ep1c做的-vhdl written vga program, I personally experimented with the altera of ep1c do
<kenshin> 在 2025-02-07 上传 | 大小：537kb | 下载：0

[VHDL编程] OR1200

说明：用verilog编写的cpu，有点难度，大家慢慢看吧-Using verilog written cpu, a bit more difficult, we take your time
<kenshin> 在 2025-02-07 上传 | 大小：111kb | 下载：0

[VHDL编程] hdb3

说明：这是一个很全的HDB3译码的verilog程序，用于FPGA入门所用，verilog的入门很好的程序-This is a very wide of the HDB3 decoding verilog program for entry-FPGA used, verilog entry procedures for good
<xxx> 在 2025-02-07 上传 | 大小：1kb | 下载：0

[VHDL编程] MASK_modulation_VHDL

说明：采用MASK调制的VHDL程序以及它的仿真，是入门最有用的27个例子-MASK modulation process using VHDL and its simulation, is the entry of the 27 examples of the most useful
<xxx> 在 2025-02-07 上传 | 大小：38kb | 下载：0

[VHDL编程] ModifyInstruction

说明：数字环路滤波器是由变模可逆计数器构成的。 该计数器设计为一个17 位可编程(可变模数) 可逆 计数器,计数范围是,由外部置数DCBA 控制-Digital loop filter is composed of variable-mode reversible counter. The counter is designed to a 17-bit programmable (variable modulus) reversibl
<xxx> 在 2025-02-07 上传 | 大小：1kb | 下载：0

[VHDL编程] VHDLDPLL

说明：基于VHDL 的全数字锁相环的设计，里面包含了最核心的程序。-VHDL-based all-digital phase-locked loop design, which contains the core procedures.
<xxx> 在 2025-02-07 上传 | 大小：164kb | 下载：0

[VHDL编程] 2

说明：介绍一种软件实现分频器和32位计数器，采用可编程逻辑芯片，运用verilog语言设计出一种分频器和32位计数器 -Introduce a software implementation of divider and 32-bit counter, using programmable logic chips, using verilog language to design a divider and 32-bit counter
<xxx> 在 2025-02-07 上传 | 大小：155kb | 下载：0