[VHDL编程] modelsim_tu

说明：modelsim快速入门教程，附带文中范例源代码。-ModelSim Quick Start Guide, incidental text in an example of source code.
<陈叙圆> 在 2025-02-07 上传 | 大小：1.04mb | 下载：0

[VHDL编程] DHT22_v1.1

说明：我以前曾发过V1.0版的，这是此版的修正版v1.1,修正了以前版本中的一个错误，即只能读一个数据后就再也读不出温度数据的错误。 这个是用Quartus II软件写的Verilog HDL语言写的与温湿度传感器DHT2x通信的代码. 里面有详细的注解. 主要用于DHT2x单线总线通信转换为8位并行总线通信,应用于具有外部8位总线访问功能的单片机直接读取温湿度数据. 此程序在EPM7128SLC-10中成功测试. -I' ve
<yuantielei> 在 2025-02-07 上传 | 大小：1.04mb | 下载：2

[VHDL编程] fpga

说明：包含5款ALTERA FPGA开发板原理图合集.包含:Cyclone1C20的Nios开发板Cyclone_II_EP2C20_原理图 EP1C3T144 EPM1270F256C5-Contains 5 ALTERA FPGA development board schematics collection. Include: Cyclone1C20 the Nios development board schematics E
<万明> 在 2025-02-07 上传 | 大小：1.04mb | 下载：0

[VHDL编程] VGA_1024_768

说明：VGA入门实例，已通过验证，可放心下载，在VGA上显示彩条.-VGA entry instance, has been validated, can rest assured that download, the VGA display of color.
<陆存希> 在 2025-02-07 上传 | 大小：1.04mb | 下载：0

[VHDL编程] QuartusIITimequest

说明：关于quartus中的Timequest Timing analyzer的讲解PPT，由Altera提供-About quartus in Timequest Timing analyzer' s explanation PPT, provided by the Altera
<张飞> 在 2025-02-07 上传 | 大小：1.04mb | 下载：0

[VHDL编程] lab5_doc

说明：FPGA很好的实验代码，用verilog进行编写的！-FPGA，used verilog HDL！
<高强> 在 2025-02-07 上传 | 大小：1.05mb | 下载：0

[VHDL编程] I2C_wr(no-down)

说明：I2C的读写时序，希望有帮助，写的很辛苦当时-I2C read and write timing, want to help, write a very hard time
<陈佳> 在 2025-02-07 上传 | 大小：1.05mb | 下载：0

[VHDL编程] verilog

说明：数字信号处理的FPGA实现第三版（Meyer-Baese）书上的所有例程-All the routines in the book of digital signal processing FPGA Implementation of the third edition (Meyer-Baese)
<孙琦> 在 2025-02-07 上传 | 大小：1.04mb | 下载：0

[VHDL编程] shuzijishiqi

说明：基于VHDL的数字计时器，手动可控正计时和倒计时(含复位键和使能键)-VHDL-based digital timer and countdown timer being controlled manually (with the reset button and enable key)
<王润东> 在 2025-02-07 上传 | 大小：1.04mb | 下载：0

[VHDL编程] ALU

说明：简单在fpga上实现的alu部分功能，初学数字信号处理者使用-Simple on fpga alu implemented some functions, beginner to use digital signal processing
<胡文昱> 在 2025-02-07 上传 | 大小：1.05mb | 下载：0

[VHDL编程] bch_dec_enc_dcd

说明：关于BCH的编码器和译码器，可实现16位，32位，64位，128位的编码和译码纠错，2位纠错，Verilog实现-On the BCH encoder and decoder, can achieve 16-bit, 32-bit, 64-bit, 128-bit encoding and decoding error correction, 2-bit error correction, Verilog implementation
<小小> 在 2025-02-07 上传 | 大小：1.05mb | 下载：0

[VHDL编程] aes-project-master

说明：aes project vhdl FPGA
<Nguyen Nam> 在 2025-02-07 上传 | 大小：1.05mb | 下载：0