[VHDL编程] Oscillograph

说明：在EP1C6Q240上实现示波器的逻辑代码.Verilog编写!很好用.调试成功.-Oscilloscopes EP1C6Q240 achieved in the logic of code. Verilog prepared! Good use. Debugging success.
<ZZ> 在 2025-02-05 上传 | 大小：1.17mb | 下载：0

[VHDL编程] 61EDA_C1009

说明：vhdl step motor control
<civee> 在 2025-02-05 上传 | 大小：1.17mb | 下载：0

[VHDL编程] sdram

说明：verilog HDL语言，SDRAM驱动程序，基于FPGA，例子程序-verilog HDL languages, the driver, based on FPGA, an example program
<kiling> 在 2025-02-05 上传 | 大小：1.18mb | 下载：0

[VHDL编程] sdramc_vhdl

说明：Xilinx提供的SDRAM控制器参考设计（VHDL)-SDRAM controller reference design (VHDL) designed by Xilinx
<charlie> 在 2025-02-05 上传 | 大小：1.17mb | 下载：0

[VHDL编程] users-logic-for-Avalon

说明：SOPC Builder中用户逻辑如何接入Avalon总线？-how to link user s logic with alavon?
<zh> 在 2025-02-05 上传 | 大小：1.17mb | 下载：0

[VHDL编程] SGvga

说明：基于System Generator 实现Xilinx FGPA的VGA显示模块，板块Nexys™ 3 Spartan-6 FPGA Board，可以直接把.bit文件下进去进行。 具体说明可以参考本人博客：http://www.openhw.org/wenlong0601/blog/12-03/239390_f7ef3.html-Based on the System Generator Xilinx FGPA VGA
<张文龙> 在 2025-02-05 上传 | 大小：1.17mb | 下载：0

[VHDL编程] PID

说明：用Verilog HDL编写的PID程序代码，成功调试，运行良好。-The source code of PID in Verilog HDL.Simulation was successful.
<Alen Fielding> 在 2025-02-05 上传 | 大小：1.18mb | 下载：0

[VHDL编程] clock

说明：vhdl语言实现的时钟功能的quartus工程。在FPGA上运行可以得到时钟效果，并有调节功能。-vhdl language to achieve clock quartus project. Can get the clock running on the FPGA results, and regulatory function.
<maidi> 在 2025-02-05 上传 | 大小：1.17mb | 下载：0

[VHDL编程] four-adder-design

说明：可编程逻辑设计-用VHDL语言进行四位加法器的设计-Programmable logic design _ four adder design
<lunfei> 在 2025-02-05 上传 | 大小：1.18mb | 下载：0

[VHDL编程] sram_test_OK

说明：主要是基于FPGA(EP2C8Q208I8)下的SRAM驱动，SRAM型号为IS61LV25616，程序语言为Verilog,开发环境为quartusII 7.0,为一工程，可直接下载到FPGA中，含电路图-Mainly based on FPGA (EP2C8Q208I8) driving under the SRAM, SRAM model IS61LV25616, programming language for Verilog,
<hlt> 在 2025-02-05 上传 | 大小：1.18mb | 下载：0

[VHDL编程] binary-squarer

说明：BINARARY SQURING CIRCUIT DOCUMENTATION
<sree> 在 2025-02-05 上传 | 大小：1.17mb | 下载：0

[VHDL编程] class11_uart_tx

说明：verilog编写的串口发送程序，学习串口的话可以用作参考，已经实际验证过-Verilog prepared by the serial port to send procedures, learning serial port can be used as a reference, has actually verified
<刘> 在 2025-02-05 上传 | 大小：1.17mb | 下载：0