[VHDL编程] chuzuche

说明：出租车的计费系统，通过这个文件可以清楚地了解出租车的计费原理。-Taxi billing system, the adoption of the document can be a clear understanding of the accounting principle of a taxi.
<max> 在 2025-02-05 上传 | 大小：1.19mb | 下载：0

[VHDL编程] spi_select

说明：提供SD卡SPI模式下的读写协议模块，通用性较好，硬件描述语言-Provides SD card SPI mode of reading and writing Protocol module, versatility, hardware descr iption language
<王晓杰> 在 2025-02-05 上传 | 大小：1.19mb | 下载：0

[VHDL编程] pn2212

说明：Xilinx IP核DPD的产品说明，全英文文档，下载前需注意；-product notes of Xilinx ip core DPD
<philoman> 在 2025-02-05 上传 | 大小：1.19mb | 下载：0

[VHDL编程] BeijingUniversityTutorialforVerilog

说明：Verilog超详细教程，北大微电子系硬件设计入门教程。-Super detailed tutorial Verilog, hardware design, Department of Microelectronics, Peking University Tutorial.
<胡国平> 在 2025-02-05 上传 | 大小：1.19mb | 下载：0

[VHDL编程] VGA

说明：Xilinx sparten3E VGA显示控制程序-Xilinx sparten3E VDisplay and control procedures
<huangfeng > 在 2025-02-05 上传 | 大小：1.19mb | 下载：0

[VHDL编程] USB

说明：USB CY7C68013 键盘发送 VHDL FPGA-USB CY7C68013 keypad VHDL FPGA
<旧娃娃> 在 2025-02-05 上传 | 大小：1.19mb | 下载：0

[VHDL编程] hahatu

说明：让FPGA的输出正确的VGA时序，方面修改和嵌入到你的项目里面，可以查看VGA的时序。-The FPGA to the VGA output of the correct timing, in modified and embedded into your project which you can view the VGA timing.
<DMANO> 在 2025-02-05 上传 | 大小：1.19mb | 下载：0

[VHDL编程] skss

说明：简单的声卡的数据采集功能，可以将计算机中的声卡的数据采集到PC机上-Simple sound card data acquisition function, can the computer in the sound card data acquisition to the PC
<洪依> 在 2025-02-05 上传 | 大小：1.19mb | 下载：0

[VHDL编程] ISE_lab12_vga

说明：excd-1 开发板上VGA端口的声明应用 实现VGA通信-excd-1 VGA
<alex> 在 2025-02-05 上传 | 大小：1.19mb | 下载：0

[VHDL编程] ALL_6

说明：这是项目总的文件夹，包括原理图，PCB,上位机VC程序，驱动程序，下位机FPGA程序，可做为开发板，LVDS采集开发板，前面上传的5个位五个测试程序，已经验证其正确性，需要的可以参考。-This is the total project folder files, including schematics, PCB, PC VC, the driver, the next crew FPGA program can be used as
<大兵丶将> 在 2025-02-05 上传 | 大小：1.19mb | 下载：2

[VHDL编程] SD_Card_Audio

说明：niosⅡ实现音频的读写的程序，包含整个工程，所有文件不缺失，放心使用，学习的好帮手。-niosⅡ achieve audio literacy programs, including the entire project, all the files are not missing, ease of use, learning a good helper.
<李悦> 在 2025-02-05 上传 | 大小：1.19mb | 下载：0

[VHDL编程] cnt63dis

说明：ISE环境下Verilog编程实现63进制计数器并用7段译码显像管显示-ISE Verilog programming environment under 63 binary counter with 7 segment decoder CRT display
<sxx> 在 2025-02-05 上传 | 大小：1.19mb | 下载：0