[VHDL编程] clock

说明：数字钟的VHDL源程序，可实现整点报时、闹钟的功能，还有常有星期的显示，已调试过-Digital Clock in VHDL source code, enabling the whole point timekeeping, alarm clock function, there are often weeks of shows that have been debug
<玉峰> 在 2025-02-05 上传 | 大小：1.28mb | 下载：0

[VHDL编程] CoreAES128

说明：Full AES Simulation Code
<esl> 在 2025-02-05 上传 | 大小：1.28mb | 下载：0

[VHDL编程] TimingConstraint

说明：xilinx公司提供的关于FPGA硬件设计的额时序约束参考资料-xilinx provided on the FPGA hardware design timing constraints of the amount of reference material
<juan> 在 2025-02-05 上传 | 大小：1.28mb | 下载：0

[VHDL编程] clock

说明：数字钟VHDL源程序，有仿真图，源代码-VHDL digital clock source, there are simulation plans, source code, etc.
<deng wensi> 在 2025-02-05 上传 | 大小：1.28mb | 下载：0

[VHDL编程] Digital_frequency_meter

说明：本项目基于等精度测量频率的原理,利用Verilog硬件描述语言设计实现了频率计内部功能模块,对传统的等精度测量方法进行了改进,增加了测量脉冲宽度的功能 采用STC89C52单片机进行数据运算处理,利用液晶显示器对测量的频率、占空比进行实时显示。充分发挥FPGA(现场可编程门阵列)的高速数据采集能力和单片机的高效计算与控制能力,使两者有机地结合起来。-The project is based on the principle of equ
<swekey> 在 2025-02-05 上传 | 大小：1.28mb | 下载：0

[VHDL编程] 1

说明：Sparten3E板，通过Xilinx软件实现连续播放音乐的功能。有开始键和复位键-Sparten3E board, playing continuous music
<李> 在 2025-02-05 上传 | 大小：1.28mb | 下载：0

[VHDL编程] game

说明：小游戏规则： led(0 to 3)是按一定规律不断发亮，每次只有一个灯亮，每个灯都和我们BASYS板上的四个按钮中的一个对应着， 当Led(0 to 3)中的灯亮时，我们要按对相应的按钮时候，在led(4 to 7)中对应的按钮就会亮起， 并且八段码显示的数字也相应的加上一，要是按错了led（4 to 7）灯不亮，且显示数字减1。-The rules of the game: led (0 to 3) is accor
<jarod> 在 2025-02-05 上传 | 大小：1.28mb | 下载：0

[VHDL编程] dds_

说明：基于VHDL的DDS 串口控制 ROM 文件由MATLAB生成-dds using VHDL serial control
<李润泽> 在 2025-02-05 上传 | 大小：1.28mb | 下载：0

[VHDL编程] TFT_24

说明：简单的TFT刷屏实验，通过对TFT的时序控制，让它在红色和蓝色之间切换。经过简单的改造，可以作为更加强大的驱动模块。-TFT scraper simple experiments, the TFT timing control, it is switched between red and blue. After a simple transformation can be used as a more powerful drive m
<康二栋> 在 2025-02-05 上传 | 大小：1.28mb | 下载：0

[VHDL编程] hdl-master

说明：ADI ad9361 vivado 下源代码-ADI ad9361 vivado source code
<重传> 在 2025-02-05 上传 | 大小：1.28mb | 下载：0

[VHDL编程] stopwatch

说明：在FPGA上实现秒表，有分秒毫秒三中不同显示。仅供参考，不算优质的代码-Realize stopwatch on FPGA, minutes and seconds there are three different display milliseconds. For reference only, not the quality of the code
<> 在 2025-02-05 上传 | 大小：1.28mb | 下载：0

[VHDL编程] Verilog教程-夏宇闻

说明：verilog 教程 PPT版本 语法 结构 设计技巧等(Verilog tutorial PPT version)
<seiko> 在 2025-02-05 上传 | 大小：1.28mb | 下载：0