资源列表
[VHDL编程] Four-adder-and-four--counter
说明:4位全加器和计数器的verilog的例程,还有四位全加器的仿真程序。-Four QuanJia device and counter verilog of the routines, and four QuanJia device simulation program.<明晓昕> 在 2025-02-05 上传 | 大小:3kb | 下载:0
[VHDL编程] Codificador_Binario_Y_Gray
说明:Encoder gray and binary 8 bits<tolima> 在 2025-02-05 上传 | 大小:3kb | 下载:0
[VHDL编程] Signal-generator-
说明:信号发生器(方波,三角波,正弦波,锯齿波,正弦波)幅值,频率可调-Signal generator (square wave, triangle wave, sine wave, sawtooth wave, sine wave) amplitude, frequency adjustable<李冰> 在 2025-02-05 上传 | 大小:3kb | 下载:0
[VHDL编程] decode12
说明:codes for different modules in verilog<Basanta Aryal> 在 2025-02-05 上传 | 大小:3kb | 下载:0