[VHDL编程] DSP_design_based_on_FPGA

说明：用FPGA设计DSP,2007年上海FPGA高级研修班清华博士贺光辉讲义-FPGA Design with DSP, 2007 in Shanghai FPGA advanced training classes Tsinghua notes Dr. He Guanghui
<david> 在 2025-02-05 上传 | 大小：1.29mb | 下载：0

[VHDL编程] BJ-EPM_entire_board_test_code

说明：BJ-EPM240V2实验例程以及说明文档实验之BJ-EPM整板测试用代码-BJ-EPM240V2 experimental test routines as well as documentation of the entire board BJ-EPM test code
<王建毅> 在 2025-02-05 上传 | 大小：1.29mb | 下载：0

[VHDL编程] usb_test1

说明：usb slaver fifo写程序，将产生的临时数据传送到slaver fifo-usb slaver fifo write programs, will produce temporary data transfer to the slaver fifo
<王萍> 在 2025-02-05 上传 | 大小：1.29mb | 下载：0

[VHDL编程] Verilog-vga

说明：基于Verilog的VGA显示汉字、字符的例子以及vga资料-Verilog' s VGA display Chinese characters based on the character of the examples and information vga
<江平> 在 2025-02-05 上传 | 大小：1.29mb | 下载：0

[VHDL编程] VGA

说明：vrilog写的VGA显示程序。 只是普通的程序，-vrilog write VGA display program.
<刘慧> 在 2025-02-05 上传 | 大小：1.29mb | 下载：0

[VHDL编程] LCD

说明：LCD 16x2 Driver with UCF static text
<linchkid> 在 2025-02-05 上传 | 大小：1.29mb | 下载：0

[VHDL编程] core_arm_latest.tar

说明：ARM core for FPGA in VHDL Language
<Waiser> 在 2025-02-05 上传 | 大小：1.29mb | 下载：0

[VHDL编程] jishudisplay

说明：中级篇02：按键计数并显示在数码管上，适合新手学习，内有原理图代码等文件，已经用过，可以放心使用-Intermediate Part 02: Key counted and displayed on the digital control, suitable for beginners to learn, there are schematic code and other documents, has been used, you c
<王大神> 在 2025-02-05 上传 | 大小：1.29mb | 下载：0

[VHDL编程] fir_verilog_matlab

说明：本设计是基于FPGA的一个FIR低通滤波器设计，要求使用Verilog语言编写滤波器模块，通过编译和综合，并通过Matlab和modelsim联合仿真验证设计结果。-This design is a FIR low-pass filter design based on FPGA, use Verilog to program filter module, and joint simulation by Matlab and mode
<郭婷> 在 2025-02-05 上传 | 大小：1.29mb | 下载：0

[VHDL编程] Experiment-of-FPGA_DE2

说明：fpga开发板DE2的实验讲义，讲解的很详细，可作为入门的学习讲义。-Experiment of FPGA_DE2
<范萍> 在 2025-02-05 上传 | 大小：1.29mb | 下载：0

[VHDL编程] rom_255

说明：入通过键盘控制或者通过50MHz晶振分频后以每1秒步长发生变化，通过8位并口输出数字信号，并将该数字信号经过译码电路后用七段数码管提示输出信息。-By controlling the keyboard or by 50MHz crystal occur long after the division to change every second step, through the 8-bit parallel digital outpu
<maomaoyu> 在 2025-02-05 上传 | 大小：1.29mb | 下载：0

[VHDL编程] avs_aes_latest

说明：This is source code for something very important that is AVS AES standard hardware code for implementation both ASIC and FPGA
<rajban > 在 2025-02-05 上传 | 大小：1.29mb | 下载：0