资源列表
[VHDL编程] shuzitongxinxitongjianmo04
说明：基于CPLD_FPGA的数字通信系统建模与设计，本学习资料共分为4个部分，此为第四部分，供对数字通信系统建模和设计有兴趣的朋友学习参考。-CPLD_FPGA based on the digital communication system modeling and design, the learning materials is divided into four parts, this is the fourth part of<wangjianan> 在 2025-02-02 上传 | 大小：1.58mb | 下载：0
[VHDL编程] SD_Controller_Verilog
说明：该程序包是SD卡/MMC卡控制器SDC的verilog语言包，它包括以下4部分：RTL源代码，测试平台，软件仿真文件，说明文件。-This source package is the SD card and MMC card controler model based on the Verilog language. It has the following 4 parts: RTL language, testbench, softw<jinjin> 在 2025-02-02 上传 | 大小：1.58mb | 下载：0
[VHDL编程] Clocking-resources-Spartan-6
说明：CLOCK RESOURCES FOR SPARTAN 6 LX150T.<asilar> 在 2025-02-02 上传 | 大小：1.58mb | 下载：0
[VHDL编程] SDRAM_ipcore_
说明：Altera SDRAM ip核详解-Altera SDRAM ip nuclear Detailed<fangyuanyong> 在 2025-02-02 上传 | 大小：1.59mb | 下载：0
[VHDL编程] quartus-clock.RAR
说明：设计FPGA电路以模拟多功能电子表的工作过程，功能如下：（1 ）数字钟，要求从00：00 ：00点计到23 ：59：59 （2）数字跑表（3 ）调整时间 (4)闹钟设置，可以设置2个闹钟，闹钟时间到了后会提醒，提醒时间持续20 秒，如果此时按A键，则该闹钟解除提醒，如果按住B键，闹钟暂停提醒。但是3 分钟后重复提醒一次。如果闹钟响时没有按键，则响完20秒之后暂停，然后同样3 分钟后重新提醒一次。（5 ）日期设置。可以设置当前的日期，<章梓音> 在 2025-02-02 上传 | 大小：1.59mb | 下载：0
[VHDL编程] vgachar
说明：在FPGA内部产生一个有字符的视频，并通过VGA显示到显示屏。-Within the FPGA to generate a character video and VGA display to display.<mingzhanghui> 在 2025-02-02 上传 | 大小：1.59mb | 下载：0
[VHDL编程] vgachar
说明：在FPGA内部产生一个有字符的视频，并通过VGA显示到显示屏。-Within the FPGA to generate a character video and VGA display to display.<mingzhanghui> 在 2025-02-02 上传 | 大小：1.59mb | 下载：0
[VHDL编程] (15-7-2)BCH
说明：Verilog HDL 语言编写的（15，7,2）BCH编码和译码功能-Verilog HDL language (15,7,2) BCH encoding and decoding functions<lipinyi> 在 2025-02-02 上传 | 大小：1.58mb | 下载：0