[VHDL编程] mc8051_cyclone_nios

说明：增强型8051的VHDL源代码，两个周期执行一条指令，仿真工具为Modelsim，开发板为Altera的EP1C20开发板-enhanced 8051 VHDL source code, the implementation of a two-cycle instruction, simulation tools for Modelsim, development board for the Altera EP1C20 developm
<柳如飞> 在 2025-01-31 上传 | 大小：1.91mb | 下载：0

[VHDL编程] DesignAndTestifyVerilogHDL

说明：《设计与验证VerilogHDL》书中程序-design and testify VerilogHDL
<明哥> 在 2025-01-31 上传 | 大小：1.91mb | 下载：0

[VHDL编程] cpu_lecture_latest.tar

说明：Simple AVR implementation in VHDL. Synthetyisable design.
<sza2> 在 2025-01-31 上传 | 大小：1.9mb | 下载：0

[VHDL编程] Design_of_Embedded_Control_Systems

说明：This volume presents new results in the design of embedded control systems, each chapter authored by an expert. The text focuses on current issues with new approaches for the analysis and synthesis of discrete systems an
<zhangyung> 在 2025-01-31 上传 | 大小：1.9mb | 下载：0

[VHDL编程] practical_design_verification

说明：Improve design efficiency and reduce costs with this practical guide to formal and simulation-based functional verification. Giving you a theoretical and practical understanding of the key issues involved, expert aut
<sami tarja> 在 2025-01-31 上传 | 大小：1.9mb | 下载：0

[VHDL编程] MINEDDS

说明：DDS正弦波发生器，实现精确频率控制，采用的安捷伦的开发板。-DDS sine wave generator
<陶宇> 在 2025-01-31 上传 | 大小：1.91mb | 下载：0

[VHDL编程] ir

说明：红外程序！已经在自己的开发板上调试成功！-IR program! Have in their own development board debugging success!
<haohao> 在 2025-01-31 上传 | 大小：1.9mb | 下载：0

[VHDL编程] mc8051_cyclone_nios

说明：mc8051 v1.4 oregano VHDL core for the Altera Cyclone Nios evaluation board.
<mapppler> 在 2025-01-31 上传 | 大小：1.91mb | 下载：0

[VHDL编程] System_Verilog_for_Verification

说明：System Verilog for Verification
<Forest> 在 2025-01-31 上传 | 大小：1.91mb | 下载：0

[VHDL编程] ryg

说明：双模交通灯系统，实现交通灯不同通断时间控制方案，及手动控制，基于VHDL语言，DB2平台，时间通过数码管显示-Dual-mode traffic light system, different traffic lights-off time control scheme, and manual control, based on the VHDL language, DB2 platform time through the digit
<刘正纲> 在 2025-01-31 上传 | 大小：1.91mb | 下载：0

[VHDL编程] C5G_AD_DA_hsmc

说明：关于altera最新的C5代的开发板的DA、AD转换资料-The latest generation C5 on altera development board DA, AD conversion data
<qi> 在 2025-01-31 上传 | 大小：1.9mb | 下载：0

[VHDL编程] try

说明：利用xilinx公司开发的vivado平台中的IP核-加法器，实现加法(The addition of IP core adder to the vivado platform developed by Xilinx is applied.)
<薇> 在 2025-01-31 上传 | 大小：1.9mb | 下载：0