资源列表
[VHDL编程] CardBusIP_v1.0
说明:VHDLVERILOG语言实现的CARDBUS的IP源码,已经实现现场应用-CARDBUS IP CORE<施生> 在 2025-02-01 上传 | 大小:1.91mb | 下载:0
[VHDL编程] modelsim-ALTERA-manual
说明:经常的modelsim使用手册,和Altera公司的FPGA软件配套使用-Regular modelsim manual, and Altera' s FPGA software supporting the use of<hemy> 在 2025-02-01 上传 | 大小:1.91mb | 下载:0
[VHDL编程] t12
说明:quartus 9.0的工程,verilog编写,步进电机控制,可以调速和控制位置.可综合。-Quartus project files are included in RAR file. It s written in verilog HDL ,and the purpose is to control both the speed and position of Stepper motor。And project passed sy<liujingsong> 在 2025-02-01 上传 | 大小:1.91mb | 下载:0
[VHDL编程] project_zyg
说明:利用HC——SR04的超声波模块与EGO1板子外加一个EMAX电机形成一个测距报警器 上传文件为vivado程序(Using the HC - SR04 ultrasonic module and the EGO1 board plus a EMAX motor to form a range finder to upload the file as the vivado program)<nbnm > 在 2025-02-01 上传 | 大小:1.92mb | 下载:0
[VHDL编程] spartan6_GTP
说明:基于xilinx公司的SPARTAN6系列芯片的高速全双工串行收发器(high-speed transceiver based on spartan 6 of Xilinx PFGA)<余平> 在 2025-02-01 上传 | 大小:1.91mb | 下载:0
[VHDL编程] sp605_MIG_rdf0029_13.4_c
说明:XILINX评估板sp605的FPGA MIG使用参考文档(The FPGA MIG of the XILINX evaluation board sp605 uses a reference document)<ZSMCDUT> 在 2025-02-01 上传 | 大小:1.91mb | 下载:0